[发明专利]半导体器件

说明书

相关申请的交叉引用

在此通过参考整体引入2011年7月22日提交的日本专利申请No.2011-161009的公开内容，包括说明书、附图和摘要。

技术领域

本发明涉及半导体器件，更具体地涉及当应用于在SOI衬底上具有CMOS或SRAM的半导体器件时有效的技术。

背景技术

SRAM(静态随机存取存储器)是一种半导体存储器，并且它通过使用触发器存储数据。例如，在SRAM中，将数据(“1”或“0”)存储在由四个晶体管构成的两个交叉耦合的CMOS反相器中。另外，它需要两个晶体管用于读取和写入存取，所以在通常的SRAM中，存储器单元具有六个晶体管。CMOS是互补型MOS(金属氧化物半导体)的简写。

例如，专利文献(国际专利公开WO/2010/082504)公开了一种减少在低功耗和高速操作方面优良的SOI-MISFET的元件面积的技术。具体而言，根据该文献公开的技术，形成SOI型MISFET中的N导电型MISFET区域和P导电型MISFET区域以共用扩散层区域，并且通过STI层将N导电型MISFET区域和P导电型MISFET区域的相应阱区域扩散层彼此隔离。例如，公开了图15和第37段中所示的阈值电压控制扩散层区域(25)和(26)电耦合到外部线(例如电源供给线)。括号中的数字示出了在上述文献中所描述的参考数字。

[专利文献1]国际专利公开WO/2010/082504

发明内容

例如，如在专利文献1(图1等)中所述，为了获得具有高性能(诸如低功耗和高速操作)的LSI，已经研究了SOI(绝缘体上硅)衬底的使用。

此外，如稍后将具体描述的，通过将SOI衬底用于CMOS以包括所谓的双栅极结构来控制晶体管的阈值。

在采用双栅极结构时，可以实际地使用于单个CMOS，但是难以将其用于具有许多晶体管的存储器。此外，当双栅极结构用于衬底电势的控制时，由于PN结的正向偏压，泄漏电流成为问题。

本发明的目的在于提供具有优良特性的半导体器件，特别是提供具有改善特性的CMOS半导体器件，并且提供具有改善特性的SRAM存储器单元的半导体器件。

本发明的上述目的和其它目的以及新颖特征从本文的描述和附图将变得明显。

在本文公开的发明中，根据典型实施例的半导体器件具有下列(a1)至(e2)。(a1)第一晶体管，耦合在第一电势和第一节点之间。(a2)第二晶体管，耦合在第一节点和低于第一电势的第二电势之间。(a3)第三晶体管，耦合在第一电势和第二节点之间。(a4)第四晶体管，耦合在第二节点和第二电势之间。(b1)第一有源区域，由元件隔离区域围绕并且其中布置第一晶体管。(b2)第二有源区域，由元件隔离区域围绕并且其中布置第二晶体管。(c)绝缘层，布置在第一有源区域和第二有源区域下方。(d1)第一半导体区域，经由绝缘层布置在第一有源区域下方并且由元件隔离区域围绕。(d2)第二半导体区域，经由绝缘层布置在第二有源区域下方并且由元件隔离区域围绕。(e1)第三半导体区域，布置在第一半导体区域下方并且至少部分地延伸到比元件隔离区域更深的位置。(e2)第四半导体区域，布置在第二半导体区域下方并且至少部分地延伸到比元件隔离区域更深的位置。第一半导体区域耦合到第一晶体管的栅极电极；第二半导体区域耦合到第二晶体管的栅极电极；第三半导体区域是具有与第一半导体区域的导电类型相反的导电类型并且耦合到第一电势的区域；并且第四半导体区域是具有与第二半导体区域的导电类型相反的导电类型并且耦合到第二电势的区域。