[发明专利]一种半导体器件的制造方法

说明书

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种形成∑状锗硅层的制作方法。

背景技术

对于深亚微米半导体技术而言，∑状锗硅层可以显著提高PMOS的性能。

在形成∑状锗硅层的工艺过程中，首先需要联合采用干法蚀刻和湿法蚀刻在PMOS的源/漏区形成∑状凹槽。所述干法蚀刻过程结束之后，在半导体衬底100中形成碗状凹槽101，如图1A所示；接着，利用湿法蚀刻在所述半导体衬底100的不同晶向上的蚀刻速率的不同，即相对于所述半导体衬底100的水平及垂直方向的蚀刻速率快，其它方向蚀刻速率慢的特点，在所述半导体衬底100中形成∑状凹槽102，如图1B所示。由于受到器件特征尺寸（CD）的限制，所形成的∑状凹槽102的底部区域的宽度很小，导致后续外延生长锗硅的工艺窗口变小。

因此，需要提出一种方法，以便形成底部区域较宽的∑状锗硅层。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有栅极结构；在所述半导体衬底的源/漏区中形成碗状凹槽；对所述碗状凹槽进行纵向蚀刻，以在所述碗状凹槽的底部区域形成一平底沟槽；蚀刻所述碗状凹槽，以形成∑状凹槽；在所述∑状凹槽和所述平底沟槽中形成嵌入式锗硅层。

进一步，所述形成碗状凹槽的过程包括：先对所述半导体衬底的源/漏区进行第一蚀刻以形成凹槽，然后对所述凹槽进行第二蚀刻。

进一步，所述第一蚀刻为采用干法蚀刻工艺的纵向蚀刻。

进一步，所述第二蚀刻为采用干法蚀刻工艺的各向同性蚀刻。

进一步，所述纵向蚀刻为干法蚀刻。

进一步，所述平底沟槽的深度为50-150埃。

进一步，所述形成∑状凹槽的蚀刻为湿法蚀刻。

进一步，在所述湿法蚀刻后，所述沟槽的深度大于600埃。

进一步，在所述湿法蚀刻后，所述沟槽的底部宽度大于150埃。

进一步，采用外延生长工艺形成所述嵌入式锗硅层。

进一步，所述栅极结构包括依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。

根据本发明，可以形成底部区域较宽的∑状凹槽，以扩大后续外延生长锗硅的工艺窗口。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A为形成∑状锗硅层的过程中所形成的碗状凹槽的示意性剖面图；

图1B为形成∑状锗硅层的过程中所形成的∑状凹槽的示意性剖面图；

图2A-图2E为本发明提出的形成∑状锗硅层的制作方法的各步骤的示意性剖面图；

图3为本发明提出的形成∑状锗硅层的制作方法的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的形成∑状锗硅层的制作方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

下面，以PMOS为例，参照图2A-图2E和图3来描述本发明提出的形成∑状锗硅层的制作方法的详细步骤。

参照图2A-图2E，其中示出了本发明提出的形成∑状锗硅层的制作方法的各步骤的示意性剖面图。