[发明专利]芯片接合薄膜、切割/芯片接合薄膜、芯片接合薄膜的制造方法以及具有芯片接合薄膜的半导体装置

说明书

技术领域

本发明涉及芯片接合薄膜、切割/芯片接合薄膜、芯片接合薄膜的制造方法以及具有该芯片接合薄膜的半导体装置。 

背景技术

近年来，为了应对半导体装置的微细化、高功能化的要求，在半导体芯片(半导体元件)主面的整个区域上配置的电源线的布线宽度或信号线间的间隔正在逐渐变窄。因此，阻抗增加、异构节点的信号线间产生信号干涉，在半导体芯片的操作速度、工作电压容限、耐静电击穿能力等方面，成为阻碍充分发挥性能的原因。 

以往，为了解决上述问题，提出了层叠半导体的封装结构(例如，参考专利文献1和专利文献2)。 

另一方面，伴随近年来的电子部件的多样化，从半导体芯片释放的电磁波(噪声)的频域也变得多样，在如所述的封装结构那样层叠半导体芯片的情况下，从一个半导体芯片释放的电磁波有可能会对另一个半导体芯片、衬底、相邻的器件、封装等产生不利影响。 

在专利文献3中，公开了在由电绝缘层和铁氧体层构成的层叠体的最外的两个面上具有粘合层的半导体元件胶粘用电磁波屏蔽片。另外，专利文献3中，记载了利用该半导体元件胶粘用电磁波屏蔽片，通过铁氧体层的磁损耗特性而使电信号漏泄衰减。 

另外，在专利文献4中，公开了在芯片焊盘与半导体芯片的背面 之间配置有第一磁屏蔽材料，在所述半导体芯片的主面上配置有第二磁屏蔽材料的半导体装置。另外，在专利文献4中，记载了所述半导体装置提高了对于外部磁场的耐受性。 

现有技术文献 

专利文献 

专利文献1：日本特开昭55-111151号公报 

专利文献2：日本特开2002-261233号公报 

专利文献3：日本专利第4133637号公报 

专利文献4：日本特开2010-153760号公报 

发明内容

专利文献3的半导体元件胶粘用电磁波屏蔽片，在其制造工序中，通过将电绝缘层浸渍到含有Fe²⁺的镀敷反应液中，进行水解等以形成铁氧体层，然后设置粘合剂来制造。但是，这样的制造工序烦琐，并且存在生产率不足的问题。 

另外，专利文献4的半导体装置，通过在半导体晶片的背面粘贴具有胶粘性的第一薄膜材料，然后通过所述第一薄膜剂粘贴第一磁屏蔽材料，然后在所述第一磁屏蔽材料的背面粘贴具有胶粘性的第二薄膜材料的工序来制造。但是，这样的制造工序，与现有的半导体装置的制造相比，追加了粘贴第一磁屏蔽材料的工序和粘贴第二薄膜材料的工序，因此制造工序数增多，从而存在生产率不足的问题。 

本发明人等为了解决所述的现有问题，对芯片接合薄膜、切割/芯片接合薄膜、以及芯片接合薄膜的制造方法进行了研究。结果发现，通过采用以下的构成，可以在不使生产率下降的情况下制造具有电磁波屏蔽层的半导体装置，从而完成了本发明。 

即，本发明的芯片接合薄膜，其特征在于，具有胶粘剂层和由金 属箔构成的电磁波屏蔽层。 

根据本发明的芯片接合薄膜，具有由金属箔构成的电磁波屏蔽层，因此能够阻断电磁波。因此，可以减少从一个半导体元件释放的电磁波对另一个半导体元件、衬底、相邻的器件、封装等产生的影响。另外，本发明的芯片接合薄膜，只要在胶粘剂层上粘贴由金属箔构成的电磁波屏蔽层就可以制造，因此生产率优良。另外，由于本发明的芯片接合薄膜具有电磁波屏蔽层，因此在制造半导体装置时，无需追加形成电磁波屏蔽层的工序。即，如果使用本发明的芯片接合薄膜进行芯片接合，则可以在不追加电磁波屏蔽层形成工序的情况下制造具有电磁波屏蔽层的半导体装置。结果，可以在不增加半导体装置制造工序的情况下制造具有电磁波屏蔽层的半导体装置。 

另外，本发明的另一种芯片接合薄膜，其特征在于，具有胶粘剂层和通过蒸镀形成的电磁波屏蔽层。