[发明专利]自对准闪存中的浮栅结构及其制造方法

说明书

技术领域

本发明涉及半导体设计及制造领域，更具体地说，本发明涉及一种自对准闪存中的浮栅结构及其制造方法。

背景技术

对于自对准闪存中的浮栅结构的制造，有时会产生微笑效应(smiling effect)。具体地说，其中栅氧化层(隧穿氧化层)在后续热制程中，有源区边缘的部分会被继续氧化，变厚的现象，形成两边厚，中间薄的形状，貌似笑脸，故称为微笑效应。这种效应对闪存器件是有害的，因为变厚了的氧化层会降低器件的读、写、擦除的性能。当器件缩减后，有缘区的宽度减小后，该效应导致的问题更加严重。从理想的角度来说，栅氧从边上到中间都是一个厚度(厚度均匀)是最好。具体地，图1示意性地示出了自对准闪存中的浮栅结构中的笑脸效应的示图。如图1所示，栅氧层存在笑脸效应区域。

原位掺杂浮栅多晶硅工艺(“In-situ doped FG poly”)和非原位掺杂浮栅多晶硅工艺(“un-doped FG poly”)被用于制造自对准闪存中的浮栅结构。其中原位掺杂浮栅多晶硅工艺是指在生长中直接掺杂，一般以PH3为源，实现P掺杂。而非原位掺杂浮栅多晶硅工艺是指在生长中不掺杂，在后续的制程中以As或P离子注入再退火的方式实现掺杂。

原位掺杂浮栅多晶硅工艺在修复硅蚀刻后界面的损伤的工艺(liner oxidation，指在浅漕STI蚀刻工艺后通过高温氧化，修复硅蚀刻后界面的损伤的工艺，一般生长厚度为100A～300A)的过程中微笑效应比较严重，但成本较低，无需后续离子注入，快速退火等制程。

而非原位掺杂浮栅多晶硅工艺的微笑效应比较轻微，但需要后续离子注入，快速退火等制程；这是因为因为根据器件的要求，最终还是需要使得多晶硅是导体，如果不经过离子注入，退火，则非掺杂的多晶硅还是绝缘体。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种可在不增加额外成本的情况下达到改善微笑效应的目的的自对准闪存中的浮栅结构及其制造方法。

根据本发明的第一方面，提供了一种自对准闪存中的浮栅结构，其特征在于包括：衬底、布置在所述衬底上的栅极氧化层、布置在所述栅极氧化层上的未掺杂多晶硅层、以及布置在所述未掺杂多晶硅层上的掺杂多晶硅层。

优选地，在所述的自对准闪存中的浮栅结构中，所述掺杂多晶硅层的掺杂元素为P。

根据本发明的第二方面，提供了一种一种自对准闪存中的浮栅结构的制造方法，其包括：栅极氧化层形成步骤，用于在衬底上形成栅极氧化层；未掺杂多晶硅层形成步骤，用于在布置了栅极氧化层的衬底上生长一层未掺杂多晶硅层；执行掺杂多晶硅层形成步骤，用于在未掺杂多晶硅层上形成掺杂多晶硅层。

优选地，在所述的自对准闪存中的浮栅结构的制造方法中，所述掺杂多晶硅层的掺杂元素为P。

优选地，所述的自对准闪存中的浮栅结构的制造方法还包括通过高温氧化，修复硅蚀刻后界面的损伤。

根据本发明的结构和方法，在修复硅蚀刻后界面的损伤的工艺的高温制程中，未掺杂多晶硅层的氧化速度比掺杂多晶硅层慢，这样就缓解了微笑效应。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1示意性地示出了自对准闪存中的浮栅结构中的笑脸效应的示图。

图2示意性地示出了根据本发明实施例的自对准闪存中的浮栅结构的示图。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式

为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。

本发明实施例采用一种新的方法改进传统自对准闪存中的浮栅结构，与现有工艺比，可在不增加额外成本的情况下达到改善微笑效应的目的。

图2示意性地示出了根据本发明实施例的自对准闪存中的浮栅结构的示图。如图2所示，根据本发明实施例的自对准闪存中的浮栅结构包括：衬底1、布置在衬底1上的栅极氧化层2、布置在栅极氧化层2上的未掺杂多晶硅层3、以及布置在未掺杂多晶硅层3上的掺杂多晶硅层4。

对于图2所示的根据本发明实施例的自对准闪存中的浮栅结构的制造，可以采取如下步骤：

栅极氧化层形成步骤，用于在衬底1上形成栅极氧化层2。