[发明专利]形成半导体器件的精细图案的方法

说明书

技术领域

本发明整体涉及一种形成半导体器件的精细图案的方法。

背景技术

由于信息媒介例如计算机的普及，半导体器件技术已经得到快速发展。半导体器件需要高速操作且具有高的存储容量。结果，要求半导体器件的制造技术制造出具有更高集成度、可靠性和数据存取特性的高容量存储元件。

为了提高器件的集成度，已经发展出光刻技术以形成精细图案。光刻技术包括使用诸如ArF(193nm)和VUV(157nm)等化学增幅型深紫外光(DUV)光源的曝光技术、以及将适合于曝光光源的光阻材料显影的技术。

随着半导体器件变小，在光刻技术中控制图案线宽的临界尺寸是重要的。通常，半导体器件的处理速度决定于图案线宽的临界尺寸。例如，随着图案线宽减少，处理速度增加，从而改进器件性能。

然而，在使用具有小于1.2的一般数值孔径的ArF曝光器的光刻方法中，借助于单曝光方法难以形成小于40nm的线/距图案。

为了提高光刻技术的分辨率和扩展工序裕量(process margin)，已经发展出双重图案化技术。双重图案化技术包括如下工序：利用两个掩模将涂布有光阻剂的晶片分别曝光，然后显影，从而获得复杂图案、密集图案或隔离图案。

因为双重图案化技术使用两个掩模进行图案化，因此制造成本和周转周期(turn-around-time)高(长)于使用单个掩模的单图案化技术，于是产出量降低。当在单元区中形成节距小于曝光器的分辨率极限的图案时，虚像会重叠。结果，双重图案化技术无法获得所要的图案。在对准过程中，会产生覆盖对准不良。

发明内容

本发明的各种实施例旨在提供一种形成节距小于曝光器的分辨率极限的半导体器件的精细图案的方法。

根据本发明的实施例，一种形成半导体器件的精细图案的方法包括：在具有底层的半导体基板上面形成包括第一、第二和第三掩模薄膜的层叠层；在第三掩模薄膜上面形成光阻图案；利用光阻图案作为蚀刻阻挡掩模蚀刻第三掩模薄膜，以形成第三掩模图案；利用第三掩模图案作为蚀刻阻挡掩模蚀刻第二和第一掩模薄膜，以形成第二和第一掩模图案；利用第三掩模图案作为蚀刻阻挡掩模对第二掩模图案进行侧面蚀刻；移除第三掩模图案；在第一和第二掩模图案以及底层上面涂布旋涂碳层(spin-on-carbon layer)，第二掩模图案的上部穿过旋涂碳层露出；利用旋涂碳材料作为蚀刻阻挡掩模，移除第一掩模图案的一部分以及第二掩模图案以露出底层；移除旋涂碳层以获得具有均匀线宽的第一精细掩模图案。

底层可以包括导电层，该导电层具有绝缘膜和作为顶层的聚合物层的叠层图案。第一和第三掩模薄膜具有与第二掩模薄膜的蚀刻选择比不同的蚀刻选择比。例如，第一掩模薄膜为钨层。第二掩模薄膜优选地选自如下所列的一个或多个：氮化硅薄膜(SiN)、氧化硅薄膜(SiO)、氮氧化硅薄膜(SiON)以及包括至少一个或多个上述薄膜的层叠层。第三掩模薄膜优选地选自如下所列的一个或多个：非晶碳层、包括非晶碳层和氮氧化硅薄膜的层叠层以及多掩模(multimask)薄膜。多掩模薄膜优选地以如下方式形成：i)通过旋涂碳材料形成，其中，碳元素的含量占化合物总分子量的85wt％至90wt％，或ii)通过包含Si化合物的掩模组合物形成，在该Si化合物中，Si元素的含量占化合物总分子量的30wt％至80wt％。Si化合物优选地选自如下群组，该群组包括：含Si聚合物、含Si聚合物的低聚物以及诸如氢倍半硅氧烷(Hydrogen Silses-Quioxane，HSQ)或甲基倍半硅氧烷(Methyl Silses-Quioxane，MSQ)等旋涂玻璃(SOG)材料。

对第二掩模图案进行侧面蚀刻的步骤借助于修蚀工序执行。修蚀工序对第二掩模薄膜的去除速度高于对第一或第三掩模薄膜的去除速度。采用流量比为氟烃气体(例如CH_xF_y，其中x和y为在1至10范围内的整数)∶SF₆＝(2～10)∶1的蚀刻气体执行修蚀工序。在此，氟烃气体为CHF₃气体。

在对第二掩模图案进行侧面蚀刻之后，与进行侧面蚀刻之前第二掩模图案的线宽相比，第二掩模图案的线宽优选地减小约20～50％，具体地，减小30～40％，更具体地，减小30～35％。

移除第三掩模图案和旋涂碳层的步骤优选地均为借助于氧灰化工序执行。第一掩模图案的线宽与第一掩模图案之间的间距的比值为1∶1。