“顶部金属层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果6924426个，建议您升级VIP下载更多相关专利

[发明专利]在顶部金属层上形成金属-绝缘体-金属电容器-CN201210012935.2有效
发明人：巫昆懋;林志勋;叶玉隆;蔡冠智 -专利权人：台湾积体电路制造股份有限公司
申请日： 2012-01-16 - 公布日： 2012-07-18 - 主分类号： H01L23/522 文献下载
摘要：多个金属层包括顶部金属层。将超厚金属(UTM)层设置在所述顶部金属层上方，其中，没有额外的金属层定位在UTM层和顶部金属层之间。将金属-绝缘体-金属(MIM)电容器设置在UTM层下方并且设置在顶部金属层上方。本发明还公开了一种在顶部金属层上形成金属-绝缘体-金属电容器。
顶部金属形成绝缘体电容器

[发明专利]半导体光学器件顶部金属层表面介质层的移除方法-CN200610027843.6有效
发明人：杨振良 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2006-06-19 - 公布日： 2007-12-26 - 主分类号： H01L33/00 文献下载
摘要：一种半导体光学器件顶部金属层表面介质层的移除方法，所述顶部金属层具有图形区及图形线缝区，所述介质层覆盖顶部金属层图形区并填充顶部金属层的图形线缝区，包括：在所述介质层上形成一牺牲层；刻蚀所述牺牲层及介质层；露出顶部金属层图形区。
半导体光学器件顶部金属表面介质方法

[发明专利]焊盘结构及其制备方法和半导体器件-CN201911406374.2在审
发明人：刘森;向可强;刘盛富;刘筱伟;杨超 -专利权人：微龛（广州）半导体有限公司
申请日： 2019-12-31 - 公布日： 2021-07-16 - 主分类号： H01L23/485 文献下载
摘要：本发明提供一种焊盘结构及其制备方法和半导体器件，所述焊盘结构包括底部金属层，包括若干分离的导电区；中部金属层，形成于所述底部金属层上，所述中部金属层与所述底部金属层之间通过中间导电通孔连接；顶部金属层，形成于所述中部金属层上，所述中部金属层与所述顶部金属层之间通过顶部导电通孔连接；顶部绝缘层，设置于所述顶部金属层上，所述顶部绝缘层内开设有显露出所述顶部金属层的上表面的焊盘开口；其中，所述顶部金属层的面积大于所述中部金属层的面积，所述焊盘开口于所述中部金属层所在平面上的投影包围所述中部金属层。
盘结及其制备方法半导体器件

[实用新型]焊盘结构和半导体器件-CN201922460853.4有效
发明人：刘森;向可强;刘盛富;刘筱伟;杨超 -专利权人：微龛（广州）半导体有限公司
申请日： 2019-12-31 - 公布日： 2020-09-22 - 主分类号： H01L23/485 文献下载
摘要：本实用新型提供一种焊盘结构和半导体器件，所述焊盘结构包括底部金属层，包括若干分离的导电区；中部金属层，形成于所述底部金属层上，所述中部金属层与所述底部金属层之间通过中间导电通孔连接；顶部金属层，形成于所述中部金属层上，所述中部金属层与所述顶部金属层之间通过顶部导电通孔连接；顶部绝缘层，设置于所述顶部金属层上，所述顶部绝缘层内开设有显露出所述顶部金属层的上表面的焊盘开口；其中，所述顶部金属层的面积大于所述中部金属层的面积，所述焊盘开口于所述中部金属层所在平面上的投影包围所述中部金属层。
盘结半导体器件

[发明专利]半导体装置-CN202010682034.9在审
发明人：黄智雄;蔡仲恩;刘致为;郭观华;萧亦修 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-07-15 - 公布日： 2021-02-26 - 主分类号： H01L27/092 文献下载
摘要：栅极堆叠位于基板上方并且包括栅极介电层、底部功函数金属层、顶部功函数金属层和填充金属。底部功函数金属层位于栅极介电层上方。顶部功函数金属层在底部功函数金属层上方并与其接触。顶部功函数金属层和底部功函数金属层中的至少一个包括掺杂剂，并且顶部功函数金属层比底部功函数金属层厚。填充金属位于顶部功函数金属层上方。磊晶结构位于基板上方并与栅极堆叠相邻。
半导体装置

[发明专利]管芯顶部层离的消除-CN201410213206.2在审
发明人：曾瑞源;H.克尔纳;梁光扬;王梅容 -专利权人：英飞凌科技股份有限公司
申请日： 2014-05-20 - 公布日： 2014-12-03 - 主分类号： H01L21/768 文献下载
摘要：本发明提供了管芯顶部层离的消除。集成电路模块包括集成电路器件，集成电路器件具有第一表面和布置在第一表面上的多个接合焊盘。模块进一步包括金属接合线或金属带，金属接合线或金属带附接在相应的第一子集的接合焊盘之一与封装衬底或引线框之一之间，以使得第二子集的接合焊盘不附接于封装衬底或引线框。金属柱状凸起附于一个或多个第二子集的接合焊盘中的每一个。集成电路模块进一步包括模塑化合物，模塑化合物至少接触集成电路器件的第一表面并大体上包围接合线或带状线以及金属柱形凸起。
管芯顶部消除

[发明专利]能移除的顶部敷层-CN201080062477.2有效
发明人：耶尔·科瓦尔-布劳;约西·阿尔伯特 -专利权人：惠普发展公司;有限责任合伙企业
申请日： 2010-02-23 - 公布日： 2012-10-10 - 主分类号： B41N10/02 文献下载
摘要：一种能用于图像形成装置的中间转印构件上的主敷层体的能移除的顶部敷层，包括：连续软层；设置在所述连续软层的上表面上的释放层；能移除地设置在所述释放层上的能移除的顶衬，所述能移除的顶衬具有支撑状态和暴露状态，在所述支撑状态下，所述能移除的顶衬被配置为支撑所述释放层，在所述暴露状态下，所述能移除的顶衬被配置为暴露所述释放层；设置在所述连续软层的下表面上的粘结层，所述粘结层被配置为至少粘结到所述连续软层的所述下表面；以及被能移除地设置在所述粘结层上的能移除的底衬。
顶部

[发明专利]金属保险丝顶部的钝化层窗口的形成方法-CN201910034194.X有效
发明人：王乐平 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2019-01-15 - 公布日： 2020-09-29 - 主分类号： H01L21/768 文献下载
摘要：本发明公开了一种金属保险丝顶部的钝化层窗口的形成方法，包括步骤：步骤一、在形成金属保险丝之后形成顶层层间膜；步骤二、形成顶层金属层并进行光刻刻蚀同时形成焊盘以及金属假块；金属假块在金属保险丝的正上方围成第一开口；步骤三、形成钝化层，金属假块会增加第一开口区域的钝化层的厚度；步骤四、进行光刻同时定义焊盘的打开区域以及金属保险丝顶部的钝化层窗口的区域；步骤五、进行刻蚀将焊盘的顶部打开以及同时将金属保险丝顶部的叠加介质层的部分厚度去除从而形成钝化层窗口本发明能节省一次光刻层次，从而能降低工艺成本，同时还能对金属保险丝顶部的介质层的厚度进行很好的控制。
金属保险丝顶部钝化窗口形成方法

[发明专利]包含金属层顶部钨或钨化合物之连结垫-CN03809700.1无效
发明人： H·－J·巴思;A·布林辛格;G·弗里塞;W·罗布尔 -专利权人：因芬尼昂技术股份公司
申请日： 2003-04-30 - 公布日： 2005-08-03 - 主分类号： H01L23/485 文献下载
摘要：一种形成于IC衬底的预先决定区域的连结垫结构包括在光刻及在含C12的等离子体中等离子体蚀刻时可快速地及容易地移除的冗余及保护层，该连结垫结构包括：形成于该IC衬底的预先决定区域之内衬或下方金属层；形成于该内衬层上的铝基底金属层作为连结目的的最后金属层；形成于该铝基底最后金属层的顶部之钨基底冗余层；及形成于该IC衬底及该钨基底冗余层的保护层。
包含金属顶部化合物连结

[发明专利]高介电常数金属栅MOS晶体管-CN202110059785.X在审
发明人：魏程昶;苏炳熏;何德彪;吴方锐 -专利权人：上海华力集成电路制造有限公司
申请日： 2021-01-18 - 公布日： 2022-07-29 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种高介电常数金属栅MOS晶体管，高介电常数金属栅包括：栅介质层、金属功函数层、顶部盖帽层以及金属导电材料层；栅介质层中包含有高介电常数层；金属功函数层位于栅介质层的顶部；顶部盖帽层位于金属功函数层和金属导电材料层之间，顶部盖帽层采用具有防止金属导电材料层的金属向底部扩散到金属功函数层中的材料且采用非晶结构，以减少或消除氧扩散路径，从而减少或消除对金属功函数层表面的氧化。本发明能防止金属功函数层的顶部表面被氧化而使功函数产生偏移并从而防止器件的阈值电压产生漂移。
介电常数金属 mos 晶体管

[实用新型]一种高灵敏度电容传感器电路-CN201920836000.3有效
发明人：陶宪博 -专利权人：苏州市乙木电子科技有限公司
申请日： 2019-06-04 - 公布日： 2020-03-13 - 主分类号： G06K9/00 文献下载
摘要：本实用新型一种高灵敏度电容传感器电路，所述电路包含有由上至下的顶部金属层、次顶部金属层和屏蔽金属层、以及位于三层金属层下的电压缓冲器，开关一SW1、开关二SW2、开关三SW3位于三层金属层下，且开关一SW1的两端分别连接于高电平VDD和顶部金属层之间，开关二SW2的两端分别与顶部金属层和次顶部金属层相连接，开关三SW3的一端与次顶部金属层相连接、另一端连接至接地端VSS；次顶部金属层经电压缓冲器输出电信号；屏蔽金属层连接至电压缓冲器的输出端，从而消除金属层和屏蔽金属层之间的寄生电容Cparasitic，提高了灵敏度。
一种灵敏度电容传感器电路

[发明专利]半导体器件和半导体器件的制造方法-CN202010708073.1有效
发明人：单利军;康赐俊;刘宇;邱泰玮;王丹云;沈鼎瀛 -专利权人：厦门半导体工业技术研发有限公司
申请日： 2020-07-22 - 公布日： 2021-10-15 - 主分类号： H01L45/00 文献下载
摘要：该半导体器件包括：位于半导体衬底上的底部电极金属层和顶部电极金属层；位于所述底部电极金属层和顶部电极金属层之间的电介质层，所述电介质层的横向宽度小于所述底部电极金属层和顶部电极金属层的横向宽度；位于所述底部电极金属层和顶部电极金属层之间的阻变层，所述阻变层覆盖所述电介质层的侧壁，所述阻变层具有可变电阻。
半导体器件制造方法

[发明专利]一种半导体器件和半导体器件的制造方法、电子装置-CN201710994881.7在审
发明人：齐伟华;张传宝;杜亚;王奇峰 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2017-10-23 - 公布日： 2019-04-30 - 主分类号： H01L23/498 文献下载
摘要：本发明提供一种半导体器件和半导体器件的制造方法、电子装置，所述半导体器件包括：半导体衬底；位于所述半导体衬底上的次顶部金属层和顶部金属层；位于所述次顶部金属层和顶部金属层之间的层间介质层，所述层间介质层中形成有导电通孔，用以电连接所述次顶部金属层和顶部金属层；位于所述顶部金属层之上的焊盘；以及覆盖所述焊盘的钝化层，所述钝化层具有露出部分所述焊盘的开口；其中，所述导电通孔形成在所述开口垂直下方以外的区域。根据本发明的半导体器件和半导体器件的制造方法，减少了半导体器件在键合过程中焊盘和顶部金属层剥落的风险，增加了焊盘结构的稳定性。
半导体器件顶部金属层焊盘层间介质层导电通孔电子装置钝化层衬底半导体开口制造垂直下方焊盘结构键合过程电连接剥落覆盖

[发明专利]半导体器件和半导体器件的制造方法-CN202010697207.4有效
发明人：邱泰玮;沈鼎瀛;钱鹤 -专利权人：厦门半导体工业技术研发有限公司
申请日： 2020-07-20 - 公布日： 2021-09-07 - 主分类号： H01L45/00 文献下载
摘要：本发明公开了一种半导体器件及半导体器件的制造方法，该半导体器件包括：半导体衬底；位于所述半导体衬底上的底部电极金属层和顶部电极金属层；位于所述底部电极金属层和顶部电极金属层之间的阻变层，所述阻变层的横向宽度大于所述底部电极金属层和/或顶部电极金属层的横向宽度，所述阻变层具有可变电阻；位于所述底部电极金属层和顶部电极金属层之间的阻氧层，所述阻氧层位于所述阻变层之上；位于所述底部电极金属层和顶部电极金属层之间的抓氧层，所述抓氧层的横向宽度小于所述阻变层的横向宽度，所述抓氧层位于所述阻氧层之上。
半导体器件制造方法

[发明专利]一种半导体器件封装结构以及制备方法-CN201210399320.X在审
发明人：杨志刚;陈林林;倪百兵 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2012-10-18 - 公布日： 2014-05-07 - 主分类号： H01L21/48 文献下载
摘要：本发明涉及一种半导体器件封装结构以及制备方法，所述方法包括：提供具有顶部金属层和顶部通孔的金属叠层；在所述金属叠层上沉积第一钝化层，以覆盖所述顶部金属层；图案化所述第一钝化层，形成开口以露出所述顶部金属层；依次沉积第一金属阻挡层、第一焊盘金属层、第二金属阻挡层、第二焊盘金属层，以形成焊盘金属叠层，所述焊盘金属叠层通过所述开口与所述顶部金属层连接；图案化焊盘金属叠层，以露出所述第一钝化层；沉积第二钝化层，然后图案化第二钝化层，以露出所述焊盘金属叠层。
一种半导体器件封装结构以及制备方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条