“锁存”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果715592个，建议您升级VIP下载更多相关专利

[发明专利]一种抗单粒子翻转的异步置位D触发器-CN201710020134.3有效
发明人：贺威;贺凌翔;张准;骆盛;吴庆阳 -专利权人：深圳大学
申请日： 2017-01-12 - 公布日： 2020-03-24 - 主分类号： H03K19/003 文献下载
摘要：该D触发器包括：时钟信号输入电路、置位信号输入电路、主锁存器缓冲电路、从锁存器缓冲电路、主锁存器及从锁存器，主锁存器和从锁存器均为双模冗余加固的锁存器。相较于现有技术，本发明通过在主锁存器和从锁存器前增加缓冲电路，提高了异步置位D触发器的抗单粒子翻转能力，对主锁存器和从锁存器进行双模冗余加固，即分离成互为冗余的C2MOS电路中的上拉PMOS管和下拉NMOS管，避免了从锁存器中可能由单粒子瞬态脉冲导致的反馈回路，对主锁存器和从锁存器电路中C2MOS电路进行改进，通过CMOS
一种粒子翻转异步触发器

[发明专利]具有主从锁存器对的顺序存取存储器和操作方法-CN201310647830.9无效
发明人：罗伯特·A·阿尔菲里 -专利权人：辉达公司
申请日： 2013-12-04 - 公布日： 2014-06-11 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了具有主从锁存器对的顺序存取存储器和操作方法。公开了由用于生成主从锁存器结构的自动化系统所生成的同步顺序锁存器阵列。主从锁存器结构包括N/2行主从锁存器对、N/2到1多路复用器以及控制逻辑。N等于锁存器阵列中所包括的锁存器的数目。
具有主从锁存器顺序存取存储器操作方法

[发明专利]一种低成本三模冗余锁存器-CN201810867884.9有效
发明人：黄正峰;王敏;苏子安;鲁迎春;倪天明;梁华国;戚昊琛;欧阳一鸣 -专利权人：合肥工业大学
申请日： 2018-08-02 - 公布日： 2022-02-22 - 主分类号： H03K19/094 文献下载
摘要：本发明涉及一种低成本三模冗余锁存器，包括第一锁存器、第二锁存器、第三锁存器以及新型表决器，第一锁存器、第二锁存器和第三锁存器的信号输入端并联且均接外部输入信号D，第一锁存器输出信号A至新型表决器的第一信号输入端，第二锁存器输出信号B至新型表决器的第二信号输入端，第二锁存器中第二CMOS传输门输出信号BF至新型表决器的第三信号输入端，第三锁存器输出信号C至新型表决器的第四信号输入端，新型表决器的输出信号Q作为三模冗余锁存器的输出信号本发明容错原理简单有效，容忍单粒子翻转的能力强，而且有效降低了面积开销和延迟，是一种低成本的三模冗余锁存器。
一种低成本冗余锁存器

[发明专利]显示面板驱动器、显示设备、以及显示面板驱动方法-CN201010221357.4无效
发明人：奥谷保 -专利权人：瑞萨电子株式会社
申请日： 2010-06-30 - 公布日： 2011-01-19 - 主分类号： G09G3/20 文献下载
摘要：显示面板驱动器包括：锁存块，该锁存块被构造为响应于外部提供的锁存使能信号的断言来锁存与图像相对应的驱动数据信号，并且输出被锁存的驱动数据信号作为第一锁存数据信号；输出控制块，该输出控制块被构造为响应于锁存使能信号来延迟第一锁存数据信号，以生成第二锁存数据信号；以及驱动电路部件，该驱动电路部件被构造为响应于第二锁存数据信号来驱动被设置在显示面板中的布线。从输出控制块输出的第二锁存数据信号的上升定时和下降定时中的一个定时相对于另一个定时被延迟。响应于锁存使能信号中的否定确定所述一个定时，并且与锁存使能信号的否定无关地确定所述另一个定时。
显示面板驱动器设备以及驱动方法

[发明专利]一种具有反馈实时自动纠错能力的数据锁存装置-CN201610701205.1有效
发明人：刘伟伟;于敏芳;汪路元;程博文;赵和平 -专利权人：北京空间飞行器总体设计部
申请日： 2016-08-22 - 公布日： 2019-02-12 - 主分类号： H03K19/003 文献下载
摘要：本发明提供一种具有反馈实时自动纠错能力的数据锁存装置，解决了现有数据锁存电路在长时间进行数据锁存时锁存的数据发生翻转以及错误的问题。该装置包括数据选择单元、3个自刷新纠错单元、3个数据锁存单元、三取二输出电路以及状态对比电路。数据选择单元同时接收控制信号、数据信号、状态反馈信号以及锁存数据信号，并输出刷新使能信号以及刷新数据信号；自刷新纠错单元分别对应数据锁存单元，对刷新使能信号与刷新数据信号进行逻辑运算后输出锁存控制信号；数据锁存单元根据输入的锁存控制信号，对数据信号进行锁存并输出；三取二输出电路将数据锁存单元中锁存的数据进行三取二操作后，输出锁存数据信号；状态对比电路输出状态反馈信号。
一种具有反馈实时自动纠错能力数据装置

[发明专利]具有锁存功能的漏电保护电路及对应的电器驱动电路-CN202310779624.7在审
发明人：陈秋杰;丁海明;孙铎 -专利权人：深圳腾睿微电子科技有限公司
申请日： 2023-06-28 - 公布日： 2023-09-15 - 主分类号： H02H3/05 文献下载
摘要：本发明提供一种具有锁存功能的漏电保护电路，其包括漏电检测芯片、输入电平转换电路、漏电状态锁存电路、输出电平转换电路、继电器驱动电路以及漏电状态释放电路。输入电平转换电路用于将漏电动作电平转换为第一漏电锁存电平；漏电状态锁存电路用于将第一漏电锁存电平转换为第二漏电锁存电平；并使用电平锁存电容对第二漏电锁存电平的高电平状态进行锁存；输出电平转换电路用于将第二漏电锁存电平转换为漏电驱动电平
具有功能漏电保护电路对应电器驱动

[实用新型]一种旅行箱锁存装置-CN201921762848.2有效
发明人：郭可清;吕芸谊;李志腾;伍志雄;张婷 -专利权人：肇庆学院
申请日： 2019-10-18 - 公布日： 2020-07-21 - 主分类号： E05B65/52 文献下载
摘要：本实用新型公开了一种旅行箱锁存装置，属于旅行箱存放技术领域，解决的是现有旅行箱存放方式存在取放不方便、占用地方大的技术问题，所述装置包括用于连接墙壁的安装座，所述安装座的两侧分别设有可以上下转动的第一锁存杆、第二锁存杆，所述第一锁存杆平行于第二锁存杆，并且，所述第一锁存杆、第二锁存杆之间的间隙大于旅行箱拉杆的厚度，所述第一锁存杆、第二锁存杆之间设有两个可以沿所述第一锁存杆长度方向滑动的锁扣。
一种旅行箱锁存装置

[发明专利]一种提升机载计算机稳定性的故障锁存电路-CN202011222726.1在审
发明人：安书董;李明;郑久寿;康晓东;王昭;马子飞 -专利权人：中国航空工业集团公司西安航空计算技术研究所
申请日： 2020-11-05 - 公布日： 2021-01-26 - 主分类号： H03K19/003 文献下载
摘要：本发明公开一种提升机载计算机稳定性的故障锁存电路，在硬件上对监控信号进行前级抗干扰、故障锁存和后端保护三级处理，使系统最终输出稳定可靠的监控结果并对故障进行锁存处理；具体包括：依次连接的比较监控子电路、故障锁存子电路和控制门子电路；比较监控子电路为前端抗干扰电路，用于去掉锁存器激励端的干扰，向故障锁存子电路输入稳定的激励源；故障锁存子电路，用于获取故障监控结果，并且在监控到故障时进行锁存处理；控制门子电路为后端保护电路，用于使得故障锁存电路能够在故障后进行复位，并保证复位后故障锁存子电路能够在正确的时序下工作，并且用于在上电初态对故障锁存电路进行电路保护。解决了现有故障锁存电路中的各种隐患。
一种提升机载计算机稳定性故障电路

[发明专利]一种电源输出控制系统、方法及车辆-CN201610948520.4有效
发明人：吴勤兵 -专利权人：恒大法拉第未来智能汽车（广东）有限公司
申请日： 2016-10-26 - 公布日： 2019-03-12 - 主分类号： G05B19/042 文献下载
摘要：本发明实施例提供一种电源输出控制系统、方法及车辆，包括：依次连接的处理器、状态锁存器和电源驱动装置；处理器生成电源输出控制信号，并传输至状态锁存器的数据输入端；处理器生成第一锁存控制信号，控制状态锁存器工作于使能状态；其中，当状态锁存器工作于使能状态时，状态锁存器的数据输入端输入的电源输出控制信号输出至电源驱动装置；处理器生成第二锁存控制信号，控制状态锁存器工作于锁存状态；其中，当状态锁存器工作于锁存状态时，状态锁存器暂存电源输出控制信号以保持电源输出控制信号的正常输出
一种电源输出控制系统方法车辆

[发明专利]具有低功率扫描系统的集成电路-CN201610754723.X有效
发明人：王岭;张旺根;章伟 -专利权人：恩智浦美国有限公司
申请日： 2016-08-29 - 公布日： 2021-04-23 - 主分类号： G01R31/303 文献下载
摘要：每个触发器单元包括主锁存器，所述主锁存器接收第一数据信号并生成第一锁存信号；从锁存器，所述从锁存器接收第一锁存信号并生成第二锁存信号，以及多路复用器，所述多路复用器具有分别地连接至主锁存器和从锁存器的第一输入和第二输入，所述多路复用器接收第一输入信号和第二锁存信号并取决于输入触发信号生成扫描数据输出信号。第一输入信号是第一数据信号和第一锁存信号中的一个。由输入触发信号对提供至从锁存器的时钟信号进行门控。
具有功率扫描系统集成电路

[发明专利]基于衬底增强型的比较器及电子设备-CN201910382143.6有效
发明人：李婷;黄正波;张勇;倪亚波;王健安;陈光炳;付东兵 -专利权人：中国电子科技集团公司第二十四研究所
申请日： 2019-05-09 - 公布日： 2020-10-09 - 主分类号： H03K5/24 文献下载
摘要：本发明提供一种基于衬底增强型的比较器及电子设备，该比较器包括：交叉耦合锁存器，用于将输入信号连接至交叉耦合MOS管的栅极形成锁存器的第一输入端；输出缓冲器，连接于交叉耦合锁存器，用于放大锁存器的输出信号；交流耦合器，连接于输出缓冲器，用于接收并放大的锁存器输出信号，将输出信号耦合至交叉耦合锁存器MOS管衬底形成锁存器的第二输入端；交叉耦合锁存器，还用于将第一输入端采样的输入信号与第二输入端采样的输入信号进行输出信号再生锁存本发明在传统锁存器的交叉耦合结构中额外引入衬底输入，作为锁存器的第二输入端，不仅将交叉耦合MOS管的体跨导引入输入结点，而且增强正反馈能力，加快锁存器速度。
基于衬底增强比较电子设备

[发明专利]增强抗扰性锁存的逻辑状态保留-CN201911372722.9在审
发明人： S·普鲁索塔曼;S·P·黛博纳;P·T·罗伊内;S·C·巴特林;K·B·钦塔马尼 -专利权人：德克萨斯仪器股份有限公司
申请日： 2019-12-27 - 公布日： 2020-07-07 - 主分类号： H03K19/003 文献下载
摘要：本申请公开了增强抗扰性锁存的逻辑状态保留。在描述的示例中，锁存器(参见260)包括用于锁存输入信息的电路(参见220)。电路可响应于第一模式的指示被预充电(参见210)，并且可将输入信息锁存至第二模式的指示(参见210)。锁存器可以可选地还响应于用于存储所锁存的输入信息的节点(参见290、292)来锁存输入信息。
增强抗扰性锁存逻辑状态保留

[发明专利]一种基于CPLD更新的管脚管理方法、系统、终端及存储介质-CN201911048546.3在审
发明人：林正中 -专利权人：苏州浪潮智能科技有限公司
申请日： 2019-10-31 - 公布日： 2020-03-27 - 主分类号： G06F8/65 文献下载
摘要：本发明提供一种基于CPLD更新的管脚管理方法、系统、终端及存储介质，包括：设置管脚锁存时间；在执行CPLD升级程序之前CPLD锁存自身管脚；计时管脚锁存持续时间；若所述持续时间达到设置的管脚锁存时间，则解除管脚锁存状态本发明实现了CPLD自我锁存跟更新完后的自动解除锁存，相对于现有的外部控制方法，无需占用CPLD管脚，通用性高。
一种基于 cpld 更新管脚管理方法系统终端存储介质

[发明专利]具有页缓冲器的设备、存储器系统及其操作方法-CN202280005176.9在审
发明人：万维俊 -专利权人：长江存储科技有限责任公司
申请日： 2022-11-16 - 公布日： 2023-08-08 - 主分类号： G06F12/02 文献下载
摘要：在一个方面，一种页缓冲器包括：第一锁存器，该第一锁存器被配置为存储编程验证信息；第二锁存器，该第二锁存器被配置为存储第一位线强制信息；以及动态锁存器，该动态锁存器被配置为存储第二位线强制信息。动态锁存器包括耦合到第二锁存器的控制开关。动态锁存器被配置为通过控制开关所耦合的电容器来存储信息。
具有缓冲器设备存储器系统及其操作方法

[发明专利]半导体器件-CN202010136032.X有效
发明人：金雄来 -专利权人：爱思开海力士有限公司
申请日： 2020-03-02 - 公布日： 2023-03-28 - 主分类号： G11C7/22 文献下载
摘要：半导体器件包括锁存信号发生电路和训练结果信号发生电路。锁存信号发生电路锁存第一内部控制信号和第二内部控制信号，以产生第一锁存信号和第二锁存信号。训练结果信号发生电路与基于第一锁存信号和第二锁存信号而产生的第一校准脉冲和第二校准脉冲同步，以从第一锁存信号和第二锁存信号来产生训练结果信号。
半导体器件