“钝化介质层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果3462488个，建议您升级VIP下载更多相关专利

[发明专利]一种T型纳米栅及其制备方法-CN201911106728.1有效
发明人：顾国栋;吕元杰;敦少博;梁士雄;冯志红 -专利权人：中国电子科技集团公司第十三研究所
申请日： 2019-11-13 - 公布日： 2023-09-26 - 主分类号： H01L21/285 文献下载
摘要：所述T型纳米栅生长于具有三层介质钝化层的基片上，所述三层介质钝化层包括底层介质钝化层、中间介质钝化层和顶层介质钝化层；所述栅根穿过中间介质钝化层生长于基片上，且栅根与底层介质钝化层不接触，所述栅帽的下表面与中间介质钝化层的上表面接触本发明提供的T型纳米栅的栅根悬空，不与钝化介质接触，栅帽覆盖于中间介质钝化层上，不但避免了没有介质承托造成的栅剥离时的倒栅，同时也可以减小栅寄生电容，达到了提升器件的频率特性的目的。
一种纳米及其制备方法

[发明专利]一种具有良好导电性能的晶体硅太阳电池表面钝化层及钝化方法-CN201510351810.6有效
发明人：沈辉;李圣浩;但易 -专利权人：中山大学
申请日： 2015-06-24 - 公布日： 2017-03-22 - 主分类号： H01L31/0216 文献下载
摘要：本发明公开了一种具有良好导电性能的晶体硅太阳电池的表面钝化层，所述的表面钝化层为设置在晶体硅太阳电池前表面和/或背表面的具有电介质‑金属‑电介质结构的复合薄膜叠层钝化层，所述的复合薄膜叠层钝化层包括第一层介质薄膜、第二层介质薄膜以及设于第一层介质薄膜和第二层介质薄膜之间的金属薄膜中间层。该表面钝化层具有电介质‑金属‑电介质的叠层结构，可以实现载流子向介质层注入，在具有良好钝化效果的同时实现了表面钝化结构的电流传输功能。还公开了利用增强导电性的表面钝化层实现晶体硅太阳电池表面钝化的方法。
一种具有良好导电性能晶体太阳电池表面钝化方法

[发明专利]半导体器件及其制备方法-CN202211485788.0在审
发明人：张磊;柴亚玲;陶永洪 -专利权人：湖南三安半导体有限责任公司
申请日： 2022-11-24 - 公布日： 2023-04-07 - 主分类号： H01L29/872 文献下载
摘要：该半导体器件，包括：衬底；外延层，设置在衬底上；第一钝化介质层，设置在外延层上；第二钝化介质层，设置在外延层上且与第一钝化介质层并排设置，第一钝化介质层、第二钝化介质层和外延层之间被配置为用于容纳金属电极的第一凹陷区；金属电极，设置外延层上且在第一凹陷区内，金属电极的上表面与第一钝化介质层和第二钝化介质层的上表面平齐。该半导体器件的钝化介质层的弯折很小，分散了弯曲带来的剪切应力，从而有效降低了半导体器件在升温降温过程中开裂的概率，保障了半导体器件的质量，同时有效防止了钝化介质层开裂所导致的封装材料对芯片湿气保护能力丧失的问题
半导体器件及其制备方法

[发明专利]一种芯片中特定电路测试用微型衬垫结构及其制作方法-CN201611042082.1在审
发明人：顾珍;田志;殷冠华;陈昊瑜;姬峰 -专利权人：上海华力微电子有限公司
申请日： 2016-11-22 - 公布日： 2017-05-31 - 主分类号： H01L23/544 文献下载
摘要：一种芯片中特定电路测试用微型衬垫结构，其从下到上依次包括顶部金属层、形成有铝衬垫层的第一通孔层间介质层和第二通孔层间介质层、具有铝衬垫开口的第一钝化层介质层以及具有钝化层开口区的第二钝化层介质层和第一钝化层介质层；其中，铝衬垫在第一钝化层介质层中具有铝延长部，钝化层开口位于铝延长部，且钝化层开口的底部同铝衬垫相接触，以使钝化层开口与铝衬垫开口区错开。本发明是将铝衬垫的铝延长到外部，在这个延长的铝上面制作钝化层的开口，保证钝化层的开口与铝衬垫开口的区域错开，从而可以防止钝化层开口时，由于微型衬垫的铝开口凹陷导致的氧化层残留的风险，且提高了微型衬垫的最终平整的表面和探测的可行性
一种芯片特定电路测试微型衬垫结构及其制作方法

[发明专利]浅沟槽形成方法及浅沟槽结构-CN200710039251.0有效
发明人：何德飚;宋伟基 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2007-04-03 - 公布日： 2008-10-08 - 主分类号： H01L21/308 文献下载
摘要：一种浅沟槽形成方法，包括：提供半导体基底；在所述半导体基底上顺序形成钝化层及辅助介质层；图形化所述辅助介质层；以图形化的所述辅助介质层为硬掩膜，刻蚀所述钝化层及部分所述半导体基底，以形成所述浅沟槽；或者，在所述半导体基底上顺序形成钝化层及辅助介质层后，图形化所述辅助介质层及所述钝化层；以图形化的所述辅助介质层及所述钝化层为硬掩膜，刻蚀部分所述半导体基底，以形成所述浅沟槽。以及，一种浅沟槽结构，包括浅沟槽、半导体基底、顺序形成于所述半导体基底上的钝化层及辅助介质层，所述浅沟槽贯穿所述辅助介质层、钝化层及部分所述半导体基底。可减少浅沟槽形成过程中钝化层表面损伤。
沟槽形成方法结构

[发明专利]一种双T型纳米栅及其制备方法-CN201911107664.7有效
发明人：顾国栋;吕元杰;敦少博;梁士雄;冯志红 -专利权人：中国电子科技集团公司第十三研究所
申请日： 2019-11-13 - 公布日： 2023-06-27 - 主分类号： H01L29/423 文献下载
摘要：所述双T型纳米栅生长在具有介质钝化层的基片上，所述介质钝化层包括底层介质钝化层和顶层介质钝化层；所述双T型纳米栅自下而上依次包括栅根、栅腰和栅帽；其中，所述栅根穿过介质钝化层生长于基片上，且栅根与底层介质钝化层不接触，所述栅腰的下表面与顶层介质钝化层的上表面接触。本发明提供的双T型纳米栅栅根和栅帽悬空，不与介质钝化层接触，栅腰覆盖在顶层介质钝化层上，增加了双T型栅的稳定性，而且，双T型结构增加了栅帽与介质钝化层之间的距离，有利于进一步减小寄生电容，同时避免了没有介质承托造成的栅剥离时的倒栅
一种纳米及其制备方法

[发明专利]一种空隙型复合钝化介质的氮化镓晶体管及制作方法-CN201810346466.5有效
发明人：刘胜厚;周泽阳;许若华;蔡文必 -专利权人：厦门市三安集成电路有限公司
申请日： 2018-04-16 - 公布日： 2020-09-04 - 主分类号： H01L21/335 文献下载
摘要：本发明公开了一种空隙型复合钝化介质的氮化镓晶体管及制作方法，通过采用复合钝化介质技术，复合钝化介质层至少包括层叠的下介质层和上介质层，且下介质层和上介质层具有不同的蚀刻特性；通过特定的蚀刻方法使得下介质层的窗口宽度大于上介质层，从而在与半导体相接触的单层或多层钝化层中引入空隙结构，使栅金属与钝化介质/半导体界面发生物理上的隔离，从而切断器件表面的漏电通道，减少器件表面的栅漏电。同时，通过控制空隙结构的宽度在实现表面漏电通道切断的同时，还可保持良好的钝化效果。
一种空隙复合钝化介质氮化晶体管制作方法

[发明专利]可降低导通电阻提高运行可靠性的GaN HEMT器件-CN201810433273.3在审
发明人：任永硕;王荣华 -专利权人：大连芯冠科技有限公司
申请日： 2018-05-08 - 公布日： 2018-09-04 - 主分类号： H01L29/06 文献下载
摘要：本发明公开一种可降低导通电阻提高运行可靠性的GaN HEMT器件，与现有技术不同的是InxAlyGa1‑x‑yN势垒层由矩阵排列的多个环组成，环的外侧是覆盖于沟道层上的源电极，环的内侧是覆盖于沟道层上的漏电极，在InxAlyGa1‑x‑yN势垒层、源电极及漏电极上有第一介质钝化层，所述栅电极是位于第一介质钝化层上且置于源电极及漏电极之间的环形，栅电极的下部穿过第一介质钝化层至InxAlyGa1‑x‑yN势垒层表面，在所述第一介质钝化层及栅电极的上表面覆有第二介质钝化层，在所述漏电极上有穿过第一介质钝化层及第二介质钝化层的通孔，在通孔内及第二介质钝化层上有扩展电极。
介质钝化层漏电极源电极栅电极运行可靠性导通电阻沟道层势垒层通孔穿过势垒层表面矩阵排列扩展电极上表面覆盖

[发明专利]一种GaN HEMT器件及其制备方法-CN201810528016.8有效
发明人：刘洪刚;孙兵;常虎东 -专利权人：苏州闻颂智能科技有限公司
申请日： 2018-05-29 - 公布日： 2022-07-08 - 主分类号： H01L29/778 文献下载
摘要：该GaN HEMT器件包括N型帽层、第一钝化层、第一介质层；N型帽层、第一钝化层和第一介质层的中部贯通设有栅金属区；第二钝化层形成于栅金属区内并覆盖暴露于栅金属区内的N型帽层、第一钝化层和第一介质层的侧表面以及势垒层的部分上表面；第二介质层形成于栅金属区内并层叠于第二钝化层上；栅金属层覆盖形成于暴露于栅金属区内的势垒层的剩余上表面、第二钝化层及第二介质层上；第二钝化层和第二介质层叠置在栅金属层的两侧。采用N型帽层来降低源漏的寄生电阻，采用侧墙工艺制作叠置在栅金属层两侧的第二钝化层及第二介质层，来缩小栅长尺寸和降低寄生电容，从而获得具有优异射频特性的GaN HEMT器件。
一种 gan hemt 器件及其制备方法

[发明专利]半导体结构的形成方法-CN201510741813.0有效
发明人：李勇 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2015-11-04 - 公布日： 2020-04-07 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构的形成方法，包括：提供基底；在所述基底表面形成高k栅介质层；在所述高k栅介质层表面形成牺牲层；对所述高k栅介质层进行缺陷钝化退火处理，所述缺陷钝化退火处理在含有缺陷钝化离子的氛围下进行，且所述缺陷钝化退火处理过程中，所述缺陷钝化离子经由牺牲层进入高k栅介质层内；去除所述牺牲层；在所述高k栅介质层表面形成栅电极层。本发明改善高k栅介质层的介电弛豫问题，且提高高k栅介质层和界面层的致密度，从而提高形成的半导体结构的电学性能。
半导体结构形成方法

[发明专利]CMOS器件钝化层形成方法-CN200810105931.2有效
发明人：张海洋;韩宝东 -专利权人：中芯国际集成电路制造(北京)有限公司
申请日： 2008-05-05 - 公布日： 2009-11-11 - 主分类号： H01L21/8238 文献下载
摘要：一种CMOS器件钝化层形成方法，通过在覆盖第一晶体管的第一钝化层上形成材料异于所述第一钝化层的介质层，继而，再形成覆盖所述介质层和第二晶体管且填充覆盖所述介质层后的第一应力体和所述第二应力体间的间隔区域的第二钝化层可使具有不同应力类型的钝化层间交界处的平滑度满足工艺要求。
cmos 器件钝化形成方法

[实用新型]可降低导通电阻提高运行可靠性的GaN HEMT器件-CN201820677932.3有效
发明人：任永硕;王荣华 -专利权人：大连芯冠科技有限公司
申请日： 2018-05-08 - 公布日： 2018-11-27 - 主分类号： H01L29/06 文献下载
摘要：本实用新型公开一种可降低导通电阻提高运行可靠性的GaN HEMT器件，与现有技术不同的是In_xAl_yGa_1‑x‑yN势垒层由矩阵排列的多个环组成，环的外侧是覆盖于沟道层上的源电极，环的内侧是覆盖于沟道层上的漏电极，在In_xAl_yGa_1‑x‑yN势垒层、源电极及漏电极上有第一介质钝化层，所述栅电极是位于第一介质钝化层上且置于源电极及漏电极之间的环形，栅电极的下部穿过第一介质钝化层至In_xAl_yGa_1‑x‑yN势垒层表面，在所述第一介质钝化层及栅电极的上表面覆有第二介质钝化层，在所述漏电极上有穿过第一介质钝化层及第二介质钝化层的通孔，在通孔内及第二介质钝化层上有扩展电极。
介质钝化层漏电极源电极栅电极运行可靠性导通电阻沟道层势垒层通孔穿过本实用新型势垒层表面矩阵排列扩展电极上表面覆盖

[发明专利]碳化硅功率器件及其制作方法-CN202110865617.X有效
发明人：胡洪兴;蔡文必;郭飞;郭锦鹏;周永田;王勇;陶永洪 -专利权人：湖南三安半导体有限责任公司
申请日： 2021-07-29 - 公布日： 2023-06-23 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种碳化硅功率器件及其制作方法，碳化硅功率器件包括碳化硅衬底、碳化硅外延层、介质层、金属层、第一钝化层、第二钝化层和第三钝化层，金属层覆盖在介质层的边缘上方，并具有高于介质层的金属台阶；金属层远离碳化硅外延层的表面具有凹槽和位于凹槽边缘的第一端面，第一端面连接金属台阶朝向介质层的侧壁和凹槽，凹槽内设置有金属层窗口；第一钝化层设置在所述金属台阶的侧壁上，并从金属台阶的侧壁向介质层延伸；第二钝化层设置在凹槽内，覆盖金属层窗口以外的区域，因此可以有效减小钝化层与金属层之间的应力，避免因封装工艺对器件施加的压力导致钝化层产生裂纹，从而增强器件阻隔水汽侵入的能力，提高器件的稳定性和可靠性。
碳化硅功率器件及其制作方法

[发明专利]一种晶体硅太阳电池背面钝化介质层局部刻蚀方法-CN201210044607.0有效
发明人：许佳平;金井升;黄纪德;蒋方丹;陈良道 -专利权人：上饶光电高科技有限公司
申请日： 2012-02-24 - 公布日： 2012-07-11 - 主分类号： H01L31/18 文献下载
摘要：本发明公开了一种晶体硅太阳电池背面钝化介质层局部刻蚀方法，含以下步骤：(1)在晶体硅片背面钝化介质层上印刷局部刻蚀浆料；(2)将印刷完局部刻蚀浆料的晶体硅片进行中高温处理，使局部刻蚀浆料刻蚀掉位于其下方的钝化介质层；(3)采用酸液清洗掉晶体硅片背面钝化介质层上印刷的局部刻蚀浆料；(4)经含干燥工序获得背面钝化介质层局部刻蚀的晶体硅太阳电池。
一种晶体太阳电池背面钝化介质局部刻蚀方法

[发明专利]用于封装测试的半导体结构及其形成方法-CN201310739276.7有效
发明人：马莹 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-12-27 - 公布日： 2019-01-25 - 主分类号： H01L23/544 文献下载
摘要：本发明揭示了一种用于封装测试的半导体结构及其形成方法，包括第一钝化层，所述第一钝化层覆盖一顶层金属，所述第一钝化层具有开口，暴露出部分顶层金属；RDL层，所述RDL层覆盖所述第一钝化层及暴露出的顶层金属；第二钝化层，所述第二钝化层覆盖所述第一钝化层及RDL层；所述第二钝化层包括低K介质层，所述低K介质层具有防水特性。因此，第二钝化层既能够降低损耗和漏电，又能够防水，从而有效提高了NBTI的测试成功率。
用于封装测试半导体结构及其形成方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条