“神经网络硬件”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1049607个，建议您升级VIP下载更多相关专利

[发明专利]用于生成神经网络的结构的方法和装置-CN202010300949.9有效
发明人：希滕;张刚;温圣召 -专利权人：北京百度网讯科技有限公司
申请日： 2020-04-16 - 公布日： 2023-06-06 - 主分类号： G06N3/0475 文献下载
摘要：本公开的实施例公开了用于生成神经网络的结构的方法和装置，涉及人工智能领域。该方法包括：获取初始的性能反馈信息，执行如下搜索操作：根据预设的硬件延时约束信息、性能反馈信息和第一网络结构搜索空间确定第一目标神经网络的候选网络结构；根据性能反馈信息和第二网络结构搜索空间确定第二目标神经网络的候选网络结构；将第一目标神经网络和第二目标神经网络的候选网络结构分别作为生成器和判别器构建候选生成对抗网络并训练；响应于确定候选生成对抗网络的性能信息满足预设的条件或执行搜索操作的次数达到预设的次数阈值，确定候选生成对抗网络中的生成器为第一目标神经网络的目标结构该方法可搜索出满足预设的硬件延时约束的网络结构。
用于生成神经网络结构方法装置

[发明专利]一种算法与硬件协同优化的混合精度存内计算加速器-CN202011424498.6在审
发明人：杨永魁;陈瑞;王峥;陈超;喻之斌 -专利权人：中国科学院深圳先进技术研究院
申请日： 2020-12-08 - 公布日： 2022-06-10 - 主分类号： G06N3/063 文献下载
摘要：本发明公开了一种算法与硬件协同优化的混合精度存内计算加速器，包括池化模块、累加模块、激活模块、全局缓冲模块及若干个分片模块。该加速器在神经网络准确度损失有限的范围内，大幅缩减存内计算加速器的硬件开销。并且，本发明利用神经网络各层输入激励的特点，在神经网络部署中，灵活调整神经网络各层的部署策略，使得存内计算加速器在芯片面积与运算能力之间达到最优化。
一种算法硬件协同优化混合精度计算加速器

[发明专利]基于GPU的神经网络注错测试方法及其存储介质-CN202210708017.7在审
发明人：金永双;郑剑锋;巫航;蒋承奇;李梓畅;梁可 -专利权人：常州大学
申请日： 2022-06-22 - 公布日： 2022-09-23 - 主分类号： G06F11/26 文献下载
摘要：本发明公开了基于GPU的神经网络注错测试方法及其存储介质，用预先获取的注错脚本解析神经网络模型，获取GPU动态指令；基于获取的GPU动态指令，获得所有计算内核的指令；根据预先获取的注错配置文件，将注错脚本中记载的故障注入计算内核的指令中本发明方法在对注错后的运行结果分析更为全面，从硬件指令、神经网络各层等方面得出全面数据，根据运行结果反向得到神经网络出错的神经网络层级位置和神经网络函数级位置，作为评估和修改神经网络模型的依据。
基于 gpu 神经网络测试方法及其存储介质

[发明专利]调度神经网络处理-CN201880019345.8有效
发明人：禹同爀 -专利权人：谷歌有限责任公司
申请日： 2018-01-17 - 公布日： 2023-10-10 - 主分类号： G06N3/10 文献下载
摘要：一种计算机实现的方法包括接收要在硬件电路上使用神经网络处理的一批神经网络输入。神经网络具有以有向图布置的多个层并且每个层具有相应的参数集合。所述方法包括确定神经网络层到超层序列的划分。所述方法包括使用硬件电路处理该批输入，其包括：针对序列中的每个超层：i)将超层中的层的相应的参数集合加载到硬件电路的存储器中；以及ii)针对该批中的每个输入，使用硬件电路的存储器中的参数通过超层中的层中的每个层处理输入以生成针对输入的超层输出
调度神经网络处理

[发明专利]一种神经网络推理FPGA快速部署方法-CN202310254742.6在审
发明人：阮爱武;王永庆;王枭 -专利权人：电子科技大学
申请日： 2023-03-16 - 公布日： 2023-06-13 - 主分类号： G06N3/063 文献下载
摘要：本发明公开了一种神经网络推理FPGA快速部署方法，包括模型预处理平台、基于一种机器学习框架的知识蒸馏平台、基于硬件友好型网络的FPGA部署平台和基于以上平台实现的部署流程。通过知识蒸馏，减少网络类型与硬件加速器设计的关联，可很大程度地降低对FPGA硬件加速器的灵活性要求，降低FPGA硬件设计难度。通过基于一种机器学习框架的知识蒸馏平台，可方便地实现知识蒸馏。通过基于硬件友好型网络的FPGA部署平台，可实现硬件友好性网络的快速部署。相较于其他神经网络，硬件友好型网络推理在FPGA上运行具有更高的能效。采用本发明方法，可快速、高质量地实现从机器学习框架级表示的神经网络推理到FPGA的部署。
一种神经网络推理 fpga 快速部署方法

[发明专利]一种适用于稀疏神经网络的软硬件协同的加速器设计方法-CN202211075362.8在审
发明人：吴昌;谢勰 -专利权人：复旦大学
申请日： 2022-09-05 - 公布日： 2022-12-09 - 主分类号： G06T1/20 文献下载
摘要：本发明属于神经网络加速器设计技术领域，具体为一种适用于稀疏神经网络的软硬件协同的加速器设计方法。本发明方法包括输入通道分组均匀稀疏化剪枝算法及相应的硬件加速器设计；本发明可以在提高稀疏神经网络计算效率的同时，降低硬件设计成本。相比其它设计方法可以极大的减少BRAM资源以及逻辑资源的需求。本发明设计方案同时适应于FPGA与ASIC神经网络加速器设计。
一种适用于稀疏神经网络软硬件协同加速器设计方法

[发明专利]深度学习编译器脉冲神经网络算子处理方法、系统、介质-CN202310610325.0在审
发明人：吴良顺;谢李生;薛建伟;陈发全;田清扬;周轶凡;应忍冬;刘佩林 -专利权人：上海交通大学
申请日： 2023-05-26 - 公布日： 2023-08-29 - 主分类号： G06F30/27 文献下载
摘要：本发明提供了一种深度学习编译器脉冲神经网络算子处理方法及系统，包括：步骤S1：将脉冲神经网络算子部署到低功耗机器人硬件众核处理器上，进行算子转换，将脉冲神经网络算子拆分为基础算子和自定义算子，适配深度学习编译器；步骤S2：进行脉冲神经网络算子合并、算子拆分和算子映射，实现脉冲神经网络算子在低功耗机器人硬件众核处理器上的部署和执行。发明与深度学习编译器的兼容性较好，本发明以深度学习编译器中常用的ONNX(Open Neural Network Exchange)格式表示SNN(spike Neural Network)神经元操作符，这种兼容性使脉冲神经网络算子能够集成到主流的深度学习编译器中。
深度学习编译器脉冲神经网络算子处理方法系统介质

[发明专利]基于FPGA的LSTM递归神经网络硬件加速器的设计方法-CN201810011295.0在审
发明人：李曦;周学海;王超;陈香兰 -专利权人：中国科学技术大学苏州研究院
申请日： 2018-01-05 - 公布日： 2018-05-29 - 主分类号： G06N3/04 文献下载
摘要：本发明公开了一种FPGA平台上加速LSTM神经网络算法的方法，FPGA即现场可编程门阵列平台，其包括通用处理器、现场可编程门阵列以及存储模块，包括以下步骤：使用Tensorflow对构建LSTM神经网络，并训练神经网络的参数；采用压缩手段将LSTM网络参数进行压缩处理，解决FPGA存储资源不足的问题；根据压缩后的LSTM网络的预测过程，确定适用于现场可编程门阵列平台上运行的计算部分；根据确认的计算部分，确定软硬件协同计算方式；根据FPGA的计算逻辑资源、带宽情况，确定IP核固化的数量和种类，利用硬件运算单元，在现场可编程门阵列平台上进行加速。能够根据硬件资源快速设计出针对LSTM神经网络加速的硬件处理单元，处理单元相对于通用处理器有高性能、低功耗特点。
现场可编程门阵列通用处理器神经网络递归神经网络神经网络算法训练神经网络硬件处理单元软硬件协同硬件加速器压缩处理单元存储模块存储资源计算方式计算逻辑网络参数压缩处理硬件运算硬件资源低功耗构建固化带宽预测网络

[发明专利]一种结构搜索方法及结构搜索装置-CN202010055831.4在审
发明人：肖安;徐宇辉;谢凌曦;张晓鹏;魏龙辉;田奇 -专利权人：华为技术有限公司
申请日： 2020-01-17 - 公布日： 2020-07-17 - 主分类号： G06N3/04 文献下载
摘要：本申请公开了人工智能领域的一种结构搜索方法及结构搜索装置，用于神经网络构建，以构建单元在硬件上的预测延迟作为约束条件，确定出符合时延要求的神经网络，实现人工智能中的神经网络构建。该方法包括：获取用于请求创建在预设硬件上运行的神经网络的目标任务；随后根据目标任务获取超级单元，该超级单元包括多个节点，该多个节点中的任意两个节点之间通过多种基础运算连接；随后延迟预测模型的输出作为约束条件对超级单元进行搜索，确定出至少一个第一构建单元，该延迟预测模型用于输出预测延迟，该预测延迟为超级单元所包括的构建单元在预设硬件上运行时的预测延迟；对至少一个第一构建单元进行堆叠，得到神经网络。
一种结构搜索方法装置

[发明专利]基于稀疏卷积神经网络的目标检测方法及检测装置-CN202010946308.0在审
发明人：贺琪欲;张海波;杨跞;许楠;张文 -专利权人：上海庞勃特科技有限公司
申请日： 2020-09-10 - 公布日： 2020-12-15 - 主分类号： G06K9/00 文献下载
摘要：本申请提供了一种基于稀疏卷积神经网络的目标检测方法及检测装置，目标检测方法包括：利用获取的目标场景图像构建数据集，并对数据集中每幅图像中包含的所有检测目标进行标注；根据检测目标在图像中的比例范围，优化基准卷积神经网络的结构，得到优化后的卷积神经网络；在构建的数据集上对优化后的卷积神经网络进行损失函数添加稀疏正则化项的预训练，得到卷积神经网络；对卷积神经网络进行卷积神经网络稀疏化，得到稀疏化的卷积神经网络；在数据集上对稀疏化的卷积神经网络进行微调训练，得到最终的稀疏卷积神经网络；利用最终的稀疏卷积神经网络对目标进行检测。本申请能够在廉价的硬件上针对大场景中的小物体进行快速、精准的目标检测。
基于稀疏卷积神经网络目标检测方法装置

[发明专利]一种基于FPGA的轻量级目标检测神经网络的实现方法-CN202010794303.0在审
发明人：毛天宇;陈欣玥;林云航;李国庆;张萌 -专利权人：东南大学
申请日： 2020-08-10 - 公布日： 2020-11-20 - 主分类号： G06K9/32 文献下载
摘要：本发明公开了一种基于FPGA的轻量级目标检测神经网络的实现方法，网络包括若干卷积层、若干池化层、边框回归输出层。基本流程步骤为：构建轻量级深度卷积神经网络；初始化轻量级深度卷积神经网络；训练轻量级深度卷积神经网络；设计现场可编辑逻辑门阵列FPGA中轻量级卷积神经网络的基本组成器件；在FPGA上实现已训练好的轻量级卷积神经网络本发明在保证深度卷积神经网络预测结果准确度的前提下，精简了深度卷积神经网络结构，优化了网络训练方法，优化了硬件计算单元，提高了在FPGA中实现深度卷积神经网络的资源利用率和运行效果。
一种基于 fpga 轻量级目标检测神经网络实现方法

[发明专利]一种智能计算机-CN201510104128.7在审
发明人：肖南峰 -专利权人：华南理工大学
申请日： 2015-03-10 - 公布日： 2015-06-24 - 主分类号： G06N3/02 文献下载
摘要：本发明公开了一种智能计算机，包括混合神经网络应用层、HnetCP接口层、LabGrid中间件层、软件和硬件资源层，在所述混合神经网络应用层中，客户通过HnetCP接口层的接口实现混合神经网络系统和开发出可视化的混合神经网络应用开发环境；所述HnetCP接口层定义各种操作混合神经网络的接口，所述的顶层应用为混合神经网络应用层中的应用，所述的底层网络中间件为LabGrid中间件层；所述LabGrid中间件层为上层的应用提供网格运行环境；所述软件和硬件资源层位于底层，软件资源包括各种支持上层应用的软件。
一种智能计算机

[发明专利]可重构的人工智能核心与异构多核芯片的自动设计方法-CN202010116890.8在审
发明人：黎江;刘欣;程诚;王旭光 -专利权人：中国科学院苏州纳米技术与纳米仿生研究所
申请日： 2020-02-25 - 公布日： 2020-06-26 - 主分类号： G06F15/78 文献下载
摘要：本发明公开了可重构的人工智能核心与异构多核芯片的自动设计方法、基于神经网络应用的硬件资源调配方法，所述人工智能处理核心的自动设计方法中，能够针对不同网络对人工智能处理核心进行定制化设计，以在芯片乃至系统层面上获得更高的处理能效；由此，所述多核芯片的自动设计方法能根据对混合神经网络中的不同类型神经网络自动配置对应的人工智能处理核心，实现多个神经网络的同时并行处理，并且平衡了系统对各个神经网络的处理负荷；所述硬件资源调配方法能够根据不同上层应用的需求，配置对应的多核芯片，实现在不同处理场景处理不同神经网络模型，完成对各个人工智能处理核心的单独配置，进一步提高处理性能，降低延时，降低重构开销。
可重构人工智能核心多核芯片自动设计方法

[发明专利]一种基于PNN神经网络的室内外场景识别方法-CN202111404003.8在审
发明人：王晓甜;毛永毅;李耀辉 -专利权人：西安邮电大学
申请日： 2021-11-24 - 公布日： 2022-02-25 - 主分类号： G06K9/00 文献下载
摘要：本发明属于室内外场景识别方法，为解决目前使用专业的硬件设备对室内和室外场景进行识别的方法，必须安装相应的硬件设备，成本高，普适性低的技术问题，提供一种基于PNN神经网络的室内外场景识别方法，建立PNN神经网络，其中，所述PNN神经网络的输入为WIFI信号强度和可见卫星数，输出为室内外识别标签值，所述室内外识别标签值的两种数值分别代表室内和室外；采集多组由WIFI信号强度、可见卫星数和室内室外信息组成的数据组，输入至所述PNN神经网络中，对PNN神经网络进行训练；将任一处的WIFI信号强度和可见卫星数输入至经步骤S2训练后的PNN神经网络中，根据所述PNN神经网络输出的室内外识别标签值，识别该处为室内或室外
一种基于 pnn 神经网络内外场景识别方法

[发明专利]一种神经网络的数据处理方法及装置-CN202180037755.7在审
发明人：袁宏辉;高山青;高立稳;熊乐进 -专利权人：华为技术有限公司
申请日： 2021-01-26 - 公布日： 2023-01-31 - 主分类号： G06N3/06 文献下载
摘要：本申请公开了一种神经网络的数据处理方法及装置，涉及人工智能领域。所述方法包括依据输入数据的数据量、运行神经网络的芯片内的内部存储器的第一特征和神经网络中多个层的第二特征动态切分输入数据，为神经网络中的层设置不同的批大小。由于通过为神经网络中的每层设置合理的批大小，在神经网络推理过程中，可充分利用内部存储器存储神经网络的层间数据，从而提高了内部存储器的利用率，以及确保运行神经网络的硬件的计算效率。
一种神经网络数据处理方法装置