“神经网络硬件”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1049607个，建议您升级VIP下载更多相关专利

[发明专利]神经网络的动态任务分配-CN201880035228.0有效
发明人： F·罗西;G·卡普尔;M·R·西拉库萨;W·B·马奇 -专利权人：苹果公司
申请日： 2018-04-24 - 公布日： 2021-09-10 - 主分类号： G06F9/50 文献下载
摘要：本主题技术为神经网络模型的动态任务分配作准备。本主题技术确定在神经网络模型的节点处执行的操作。本主题技术至少部分地基于目标平台的硬件能力来分配注释以指示操作是在CPU上还是在GPU上更好地执行。本主题技术确定神经网络模型是否包括第二层。响应于确定该神经网络模型包括第二层，对于该神经网络模型的该第二层的每个节点，本主题技术确定在节点处执行的第二操作。另外，本主题技术至少部分地基于目标平台的硬件能力来分配第二注释以指示该第二操作是在CPU上还是在GPU上更好地执行。
神经网络动态任务分配

[发明专利]一种细胞神经网络硬件架构的优化方法-CN201810337836.9在审
发明人：卓成;刘仲阳 -专利权人：浙江大学
申请日： 2018-04-16 - 公布日： 2018-09-28 - 主分类号： G06N3/06 文献下载
摘要：本发明公开了一种细胞神经网络硬件架构的优化方法，该方法包括构建细胞神经网络硬件架构和对计算加速单元实现系统级、模块级和设计空间级优化设计；该架构由外部存储器、存储器接口控制器、片上输入缓存、片上输出缓存、计算加速单元和总线构成；计算加速单元包括若干依次连接的迭代单元，每个迭代单元包括若干并行运算模块；数据在计算加速单元中执行运算操作，运算结果写入片上输出缓存；整个细胞神经网络的运算操作通过迭代单元流水线完成；本发明通过系统级优化实现了细胞神经网络的并行计算，通过模块级优化充分利用了硬件的内存带宽并减少数据传输延时，通过设计空间级优化在有限硬件资源的情况下达到系统的最优计算性能。
细胞神经网络加速单元迭代单元硬件架构优化设计空间输出缓存运算操作系统级存储器接口控制器数据传输延时外部存储器并行计算并行运算计算性能内存带宽神经网络输入缓存依次连接硬件资源优化设计运算结果整个细胞总线构建流水线写入架构

[发明专利]大规模并行软件定义硬件系统中的静态块调度-CN201880076027.5在审
发明人：吴永俊;J·蔡达;E·德拉耶;A·西拉萨奥 -专利权人：赛灵思公司
申请日： 2018-10-01 - 公布日： 2020-10-13 - 主分类号： G06N3/063 文献下载
摘要：本文中的实施例描述了用于静态调度在大规模并行硬件系统(205)中实现的神经网络(100)的技术。神经网络(100)可以使用在本文中称为较高级别、中间级别和较低级别的三个不同的调度级别来调度。在一个实施例中，较高级别包括建立在硬件系统(205)中同时操作的功能的顺序的神经网络(100)中的各层的硬件或软件模型(400)。在较低级别，编译器(265)可以将由脉动阵列中的处理元件执行的操作分配给硬件系统(205)的不同部分，以为神经网络(100)提供静态调度。
大规模并行软件定义硬件系统中的静态调度

[发明专利]一种软硬件协同加速神经网络算法的方法及系统-CN202010405663.7有效
发明人：王子彤;金长新;刘强;姜凯 -专利权人：山东浪潮科学研究院有限公司
申请日： 2020-05-14 - 公布日： 2023-07-25 - 主分类号： G06F9/50 文献下载
摘要：本发明公开一种软硬件协同加速神经网络算法的方法及系统，利用神经网络算法的计算需求特性及并行可拆解特性，将神经网络算法任务划分软硬件计算执行，分别将计算任务部分拆解为专用计算任务和通用计算任务，专用计算任务分解为专用子计算任务，并划分专用子计算任务组合，利用软件进行处理加速，采集各专用子计算组合的计算与存储资源及其他参量，并对通用计算任务对照专用子计算任务组合进行划分通用子计算任务组合，利用硬件进行处理加速，同样采集各通用子计算组合的计算与存储资源及其他参量，结合专用子计算组合的计算与存储资源及其他参量，进一步优化专用子运算任务组合和通用子运算任务组合的划分，部署软硬件，完成神经网络推理加速。
一种软硬件协同加速神经网络算法方法系统

[发明专利]量化精度测量系统、量化精度的确定方法和装置-CN202111250172.0在审
发明人：张明 -专利权人：上海商汤阡誓科技有限公司
申请日： 2021-10-26 - 公布日： 2022-01-21 - 主分类号： G06N3/063 文献下载
摘要：本公开实施例提供一种量化精度测量系统、量化精度的确定方法和装置，其中，该方法可以包括：根据神经网络在处理设备中执行时使用的数据格式信息，在所述神经网络的执行过程中进行处理数据的量化操作，得到所述神经网络的网络输出结果；将所述网络输出结果与基准输出结果进行比较，得到所述神经网络在所述处理设备中执行对应的量化精度，所述基准输出结果是所述神经网络对未量化的所述处理数据进行处理得到的输出结果。本公开实施例实现了对神经网络的硬件量化实现的量化精度的测量。
量化精度测量系统确定方法装置

[发明专利]一种神经网络加速器自动化代码生成方法-CN202210491953.7在审
发明人：黄以华;李权鑫;罗聪慧 -专利权人：中山大学
申请日： 2022-05-05 - 公布日： 2022-07-01 - 主分类号： G06F8/30 文献下载
摘要：本发明公开一种神经网络加速器自动化代码生成方法。该方法可实现高性能FPGA加速器的自动化代码生成。首先在硬件层面，通过对卷积操作映射成通用矩阵乘法(GEMM)，之后为每层选取合适的硬件设计参数以实现高计算效率的神经网络加速器。在软件层面，编译器解析ONNX模型以获得神经网络模型结构，并通过算子融合等一系列操作最终映射成FPGA硬件上可实现的算子，最后通过算子之间的级联以实现整体加速器的代码生成。同时该编译器通过调整硬件设计参数，可实现对硬件资源的优化。
一种神经网络加速器自动化代码生成方法

[发明专利]一种基于FPGA的CNN_LSTM算法的神经网络加速器-CN202211150640.1在审
发明人：王巍;夏旭;赵汝法;丁辉;刘斌政;稅绍林 -专利权人：重庆邮电大学
申请日： 2022-09-21 - 公布日： 2022-12-02 - 主分类号： G06N3/04 文献下载
摘要：本发明请求保护一种基于FPGA的CNN_LSTM算法的神经网络加速器，CNN硬件实现部分包括数据输入行缓存模块，卷积计算模块，Relu激活函数模块，中间结果缓存模块，池化计算模块；LSTM硬件实现部分包括LSTM控制模块，门函数计算模块，Sigmoid激活函数线性近似模块；FC硬件实现部分包括FC控制模块，全连接层计算模块，Relu激活函数模块，数据输出缓存。本发明目的在于能够结合具体的应用场景设计出高性能、低功耗、灵活性强的CNN_LSTM神经网络加速器。创新点在于相比较传统的神经网络加速器，本发明使用并行流水的设计方法实现了CNN‑LSTM算法的神经网络加速器，对提高神经网络加速器的低功耗与数据吞吐率有着显著的效果，而且利用FPGA的并行处理能力使得算法有更快的运行速度
一种基于 fpga cnn_lstm 算法神经网络加速器

[发明专利]一种硬件加速器、数据处理方法、系统级芯片及介质-CN202011641233.1有效
发明人：王岩;黄运新;张吉兴;李卫军 -专利权人：深圳大普微电子科技有限公司
申请日： 2020-12-31 - 公布日： 2023-08-15 - 主分类号： G06F9/30 文献下载
摘要：本申请公开了一种硬件加速器、数据处理方法、系统级芯片及介质，硬件加速器处理的指令集包括：数据流控制指令用于执行数据流控制；常规类型计算指令用于执行常规类型计算，以完成所述循环神经网络中的常规类型计算；专用类型计算指令用于执行专用类型计算，以完成所述循环神经网络中的专用类型计算；指数移位指令用于执行指数移位，以完成所述循环神经网络计算中的数据归一化；数据转移指令用于执行数据转移，以完成所述循环神经网络计算时不同寄存器之间的数据转移操作以及寄存器与存储器之间的数据转移操作本申请通过上述技术方案，能够有效提升用于运行循环神经网络的硬件加速器的计算资源利用率，并能够有效避免数据和资源方面的冲突。
一种硬件加速器数据处理方法系统芯片介质

[发明专利]一种自动驾驶场景识别方法、装置和系统-CN202211032500.4在审
发明人：叶武剑;陈华润;刘怡俊 -专利权人：广东工业大学
申请日： 2022-08-26 - 公布日： 2022-11-22 - 主分类号： G06V20/58 文献下载
摘要：本申请公开了一种自动驾驶场景识别方法、装置和系统，其中方法包括：获取车辆驾驶时拍摄的环境图片；将环境图片校正为平面图，得到平面环境图片；将平面环境图片输入至脉冲卷积神经网络硬件平台，得到环境图片对应的场景识别结果，脉冲卷积神经网络硬件平台中搭载的脉冲卷积神经网络是由预设神经元搭建的，预设神经元包括LIF神经元和/或IF神经元；发送场景识别结果至报警器，以使得报警器根据场景识别结果进行对应的报警操作。解决了深度学习在自动驾驶领域上存在着运算速度慢，功耗高的技术问题，使脉冲卷积神经网络满足自动驾驶的使用需求。
一种自动驾驶场景识别方法装置系统

[发明专利]一种求解回归问题的神经网络量化方法-CN202210436486.8在审
发明人：刘杰;赵卓影;莫平辉;谭紫凌 -专利权人：湖南大学
申请日： 2022-04-25 - 公布日： 2022-06-28 - 主分类号： G06N3/04 文献下载
摘要：本发明涉及神经网络技术领域，公开了一种求解回归问题的神经网络量化方法。本发明首先获取训练数据集；然后设计一个易于硬件实现的非线性激活函数；再基于该激活函数预训练一个32位浮点型的全连接层神经网络模型；调用预训练模型，将浮点型权重值量化成2的整数次幂的形式，将浮点型偏置值、各层浮点型输入输出以及激活函数的输入输出进行定点量化；最后利用反向传播和梯度下降算法对量化网络模型进行训练。本发明采用移位求和操作代替神经网络中的乘法运算，并采用了一种电路实现简单的激活函数，在保证网络模型拟合精度的同时，大幅减少了模型推理时的运算量，便于网络模型的硬件实现，同时也加快了回归神经网络的计算速度
一种求解回归问题神经网络量化方法

[发明专利]神经网络生成、数据处理方法、装置、电子设备及介质-CN202210101262.1在审
发明人：黄涛;游山;王飞;钱晨 -专利权人：上海商汤临港智能科技有限公司
申请日： 2022-01-27 - 公布日： 2022-05-13 - 主分类号： G06N3/04 文献下载
摘要：本公开提供一种神经网络生成、数据处理方法、装置、电子设备及介质，神经网络生成方法包括：在多个迭代周期的每个迭代周期中，执行：获取当前迭代周期的第一神经网络；基于第一神经网络中各个第一备选网络单元分别对应的第一重要性程度信息，确定第一目标网络单元；第一重要性程度信息用于表征第一备选网络单元对神经网络的性能的贡献度，性能表征神经网络在满足预设资源配置条件的硬件中处理预设类型数据的能力；利用多种备选算子对第一目标网络单元进行扩增处理，基于扩增处理后的第一目标网络单元构建扩增神经网络；基于扩增神经网络，构建当前迭代周期的第二神经网络；对最后一个迭代周期的第二神经网络进行分支合并处理，得到目标神经网络。
神经网络生成数据处理方法装置电子设备介质

[发明专利]一种深度神经网络运算系统及方法-CN201710611302.6在审
发明人：李磊 -专利权人：郑州云海信息技术有限公司
申请日： 2017-07-25 - 公布日： 2017-11-10 - 主分类号： G06N3/063 文献下载
摘要：本申请公开了一种深度神经网络运算系统及方法，包括CPU，用于接收目标数据，利用深度神经网络进行处理，得到深度神经网络的输入层数据；FPGA，用于利用深度神经网络中的GEMM计算节点和并行运算程序执行推算环节本发明通过将深度神经网络的GEMM计算节点移植到FPGA中，由CPU接收用户输入的目标数据，基于深度神经网络将目标数据转化为深度神经网络输入层数据，并发送至FPGA，FPGA利用深度神经网络中的GEMM计算节点和并行运算程序执行推算环节，计算输入层数据，得到计算结果，完成运算，基于FPGA的硬件特性，由FPGA完成推算环节，极大地降低了运算能耗，降低了运行成本。
一种深度神经网络运算系统方法

[发明专利]一种基于TVM的NPU神经网络模型部署方法及装置-CN202210482702.2在审
发明人：贾丰荣;蔡万伟;陈宁 -专利权人：深圳云天励飞技术股份有限公司
申请日： 2022-05-05 - 公布日： 2022-07-08 - 主分类号： G06F8/60 文献下载
摘要：本申请提供一种基于TVM的NPU神经网络模型部署方法及装置，包括：获取待部署的神经网络模型和当前NPU的硬件属性信息；根据神经网络模型的计算逻辑，确定待部署到当前NPU的卷积算子；根据当前NPU的硬件属性信息和各卷积算子的参数信息，确定各卷积算子在当前NPU中的最优参数配置；根据最优参数配置和当前NPU的硬件属性信息，调整tir层的数据布局和卷积权重，对relay层的参数进行修改，得到适配当前NPU的目标TVM；基于目标TVM，生成神经网络模型适用于当前NPU的部署文件。
一种基于 tvm npu 神经网络模型部署方法装置

[发明专利]全频域卷积神经网络的硬件加速器、加速方法和图像分类方法-CN202011640252.2有效
发明人：刘双龙 -专利权人：湖南师范大学
申请日： 2020-12-31 - 公布日： 2022-04-08 - 主分类号： G06N3/063 文献下载
摘要：本发明公开了一种全频域卷积神经网络的硬件加速器、加速方法和图像分类方法，其中硬件加速器包括主计算机模块和FPGA加速模块，主计算机模块包括主机CPU和DDR，FPGA包括直接片外访问单元、共享片上内存、CPU用于对数据进行FFT和IFFT变换，并由FPGA使用FFT变换后的权值对FFT变换后的输入数据在全频域进行卷积层和频域ReLU激活层操作，并将最终的操作结果返回给主机CPU进行IFFT变换，作为卷积神经网络的输出结果本发明使卷积神经网络的卷积层和激活层均可在频域进行计算和FPGA上加速，避免频繁进行傅里叶变换和逆变换操作，提高卷积神经网络的硬件实现效率。
全频域卷积神经网络硬件加速器加速方法图像分类

[发明专利]一种低成本低功耗脉冲神经网络加速器-CN202111538761.9在审
发明人：李玉泽;杨永魁;郭伟钰;王峥;陈超;喻之斌 -专利权人：中国科学院深圳先进技术研究院
申请日： 2021-12-15 - 公布日： 2023-06-20 - 主分类号： G06N3/063 文献下载
摘要：本发明涉及一种低成本低功耗脉冲神经网络加速器，在保证加速器具有可扩展性的情况下，进一步通过优化神经元的脉冲数据包，从而简化片上网络的路由器设计，可以达到减少硬件开销的目的。此外，通过设计高效的脉冲神经网络向加速器映射的部署方法，使得所有物理神经元并行工作且通过片上网络进行通信。本发明的脉冲神经网络加速器在降低硬件开销的优选实施方式下，更适用于对成本功耗敏感的嵌入式设备等。
一种低成本功耗脉冲神经网络加速器