“布线焊盘”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1392230个，建议您升级VIP下载更多相关专利

[发明专利]触摸单元及包括触摸单元的显示设备-CN202010639172.9在审
发明人：宋尚骏;韩仁荣;金泰翼 -专利权人：三星显示有限公司
申请日： 2020-07-06 - 公布日： 2021-01-12 - 主分类号： H01L27/32 文献下载
摘要：触摸驱动布线连接至触摸电极。触摸驱动布线包括第一布线和第二布线，第一布线连接至触摸电极的第一侧，第二布线从第一布线分支并连接至触摸电极的第二侧。焊盘电极线与触摸驱动布线间隔开。焊盘电极线连接至焊盘。焊盘连接线连接至触摸驱动布线和焊盘电极线。焊盘连接线设置在与触摸驱动布线不同的层中。焊盘连接线与第一布线接触的面积大于焊盘连接线与焊盘电极线接触的面积。
触摸单元包括显示设备

[发明专利]半导体芯片-CN202011039486.1在审
发明人：朴明洵;郑显秀;李灿浩 -专利权人：三星电子株式会社
申请日： 2016-07-11 - 公布日： 2021-01-05 - 主分类号： H01L23/544 文献下载
摘要：公开了一种半导体芯片，所述半导体芯片包括：多个芯片焊盘，位于芯片主体的外围电路区域中；再分布布线测试焊盘，位于芯片主体的外围电路区域中，并且在平面图中与所述多个芯片焊盘分隔开；再分布布线连接焊盘，位于芯片主体的核心区域中，并且在平面图中与所述多个芯片焊盘和再分布布线测试焊盘分隔开；再分布布线层，电连接到所述多个芯片焊盘，其中，再分布布线测试焊盘和再分布布线连接焊盘直接连接到同一再分布布线层；存储器单元阵列，在芯片主体的外围电路区域中不与再分布布线测试焊盘的下部竖直地叠置；以及键合引线，将再分布布线连接焊盘电连接到外部装置。
半导体芯片

[发明专利]用于半导体器件中的焊盘区的布线结构-CN200510078382.0有效
发明人：梁东宪 -专利权人：海力士半导体有限公司
申请日： 2005-06-20 - 公布日： 2006-01-25 - 主分类号： H01L23/48 文献下载
摘要：公开了一种半导体器件中的焊盘区的布线结构，其包括：成行的焊盘以及多个第一偏压布线，所述多个第一偏压布线在同一平面上设置于所述成行的焊盘的两侧。第一偏压布线将电信号传送至焊盘。多个第二偏压布线形成于具有第一偏压布线及焊盘的层的下方。第二偏压布线包括一组布线部件，该组布线部件在成行的焊盘的方向上延伸从而与上层中的相邻焊盘重叠。第二偏压布线还包括一组布线部件，该组布线部件垂直于第一偏压布线的方向并且在上层中的两个相邻焊盘之间延伸。
用于半导体器件中的焊盘区布线结构

[发明专利]电路板和半导体装置-CN202010951182.6在审
发明人：盐道宽贵;秋山哲;森厚伸 -专利权人：佳能株式会社
申请日： 2020-09-11 - 公布日： 2021-03-12 - 主分类号： H05K1/02 文献下载
摘要：电路板包括多个接合焊盘，该多个接合焊盘具有被配置成供应接地电位的第一接合焊盘和第二接合焊盘；第一接地布线，连接到第一接合焊盘；第二接地布线，连接到第二接合焊盘；以及连接到第一接地布线的第一扩展焊盘和连接到第二接地布线的第二扩展焊盘，第一扩展焊盘和第二扩展焊盘被设置在与设置有多个接合焊盘的区域不同的区域中，第一扩展焊盘和第二扩展焊盘能够通过布线连接。
电路板半导体装置

[发明专利]显示设备-CN202010709221.1在审
发明人：崔德永;宋河璟;金起旭;金振烨 -专利权人：三星显示有限公司
申请日： 2020-07-22 - 公布日： 2021-03-05 - 主分类号： H01L27/32 文献下载
摘要：一种显示设备，可以包括：像素；与像素间隔开的芯片焊盘；与芯片焊盘间隔开的膜焊盘；布线，该布线连接芯片焊盘和膜焊盘，并且包括第一布线层和被布置在第一布线层上的第二布线层；以及覆盖芯片焊盘和布线的有机绝缘层第一凹槽可以被限定在第二布线层中，并且与第一凹槽对应的第二凹槽可以被限定在有机绝缘层中。
显示设备

[发明专利]半导体装置-CN201110420964.8有效
发明人：小仓正徳;小林秀央;黑田享裕 -专利权人：佳能株式会社
申请日： 2011-12-15 - 公布日： 2012-07-11 - 主分类号： H01L23/528 文献下载
摘要：在第一布线层上布置电源布线和焊盘。然后，电源布线和焊盘被布置为相互不交迭。信号布线被布置在第二布线层上。另一个信号布线被布置在与第二布线层不同的层上。另一个信号布线在焊盘下方被布置为与焊盘交迭。信号布线和另一个信号布线由插塞相互地连接。缓冲部被布置在焊盘和另一个信号布线之间。
半导体装置

[发明专利]显示装置-CN202180029324.6在审
发明人：青木胜美;伊藤弘晃 -专利权人：京瓷株式会社
申请日： 2021-04-14 - 公布日： 2022-12-09 - 主分类号： G09F9/30 文献下载
摘要：本公开的显示装置具备基板、显示部、第1布线焊盘、第1凹部、第2布线焊盘和侧面导体。基板具有第1面、侧面、与第1面相反的一侧的第2面。显示部位于第1面上，具有像素部。第1布线焊盘位于第1面上的端缘区域，与像素部电连接。第1凹部位于第1布线焊盘的第1外表面。第2布线焊盘在第2面上的端缘区域，位于与第1布线焊盘对应的部位。侧面导体经由侧面从第1面上设置到第2面上，将第1布线焊盘和第2布线焊盘连接。
显示装置

[发明专利]包括布线焊盘的显示装置-CN202211688394.5在审
发明人：崔智雄;权韩范 -专利权人：三星显示有限公司
申请日： 2022-12-27 - 公布日： 2023-06-30 - 主分类号： H10K59/131 文献下载
摘要：提供了包括布线焊盘的显示装置。显示装置包括第一基板上的布线焊盘和虚设焊盘。第一平坦化层设置在布线焊盘和虚设焊盘上。第一焊盘电极基底层连接到布线焊盘，并且第二焊盘电极基底层连接到虚设焊盘。第一焊盘电极基底层和第二焊盘电极基底层设置在第一平坦化层上。第一绝缘层覆盖第一焊盘电极基底层和第二焊盘电极基底层中的每一个的至少一部分。第一焊盘电极上层设置在第一焊盘电极基底层上。第二焊盘电极上层设置在第二焊盘电极基底层上。布线焊盘、第一焊盘电极基底层和第一焊盘电极上层电连接。虚设焊盘、第二焊盘电极基底层和第二焊盘电极上层电连接。
包括布线显示装置

[发明专利]半导体装置及其制造方法-CN202110760864.3在审
发明人：渡邉崇史 -专利权人：铠侠股份有限公司
申请日： 2021-07-06 - 公布日： 2022-08-30 - 主分类号： H01L23/485 文献下载
摘要：本发明的实施方式提供一种能抑制贴合对象的焊盘对周围的绝缘膜造成不良影响的半导体装置及其制造方法。实施方式的半导体装置具备：下部布线层，包含多条下部布线；及多个下部焊盘，设置在所述下部布线上。所述装置还具备：多个上部焊盘，设置在所述下部焊盘上，与所述下部焊盘相接；及上部布线层，包含设置在所述上部焊盘上的多条上部布线。此外，所述下部焊盘包含多个第1焊盘、与多个第2焊盘。此外，所述上部焊盘包含：多个第3焊盘，具有面积比所述第2焊盘的上表面大的下表面，设置在所述第2焊盘上；及多个第4焊盘，具有面积比所述第1焊盘的上表面小的下表面，设置在所述第1焊盘上。
半导体装置及其制造方法

[发明专利]一种集成电路菊花链结构及失效定位方法-CN202211066274.1在审
发明人：林鹏荣;文惠东;王勇;谢晓辰;黄颖卓;谢爽 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2022-08-31 - 公布日： 2023-06-09 - 主分类号： H01L23/544 文献下载
摘要：本发明一种集成电路菊花链结构及失效定位方法，电路结构包括：塑封基板、基板布线、基板通孔、基板测试焊盘、BGA焊盘、芯片、芯片内布线、TSV通孔、芯片焊盘、倒装焊点。塑封基板正面设置若干基板布线和基板测试焊盘，基板布线连通基板上测试焊盘和倒装焊点，基板通孔连通基板布线和BGA焊盘；芯片在面向塑封基板侧设置若干条内布线，内布线连通倒装焊点，通过TSV通孔将每一个倒装焊点连通至芯片背面，并制作芯片焊盘，芯片焊盘的位置和数量与倒装焊点的数量和位置保持一致。本发明解决了塑封倒装焊菊花链电路中倒装焊点数量多导致焊点失效无法精确定位的问题，有助于开展封装失效分析，提升塑封倒装焊工艺质量、保障塑封倒装焊电路可靠性。
一种集成电路菊花链结失效定位方法

[发明专利]印刷电路板-CN202210796406.X在审
发明人：李珍旭;黄致元;金银善 -专利权人：三星电机株式会社
申请日： 2022-07-06 - 公布日： 2023-06-27 - 主分类号： H05K1/18 文献下载
摘要：所述印刷电路板包括：布线基板，包括多个绝缘层、多个布线层和多个过孔层；以及桥，嵌在所述布线基板中并且其上具有多个连接焊盘。所述多个布线层中的最上面的布线层包括连接到所述多个连接焊盘的多个凸块焊盘，并且所述多个连接焊盘中的至少两个相邻的连接焊盘之间的间距大于所述多个凸块焊盘中的至少两个相邻的凸块焊盘之间的间距。
印刷电路板

[发明专利]一种MCU芯片封装结构-CN202211323359.3在审
发明人：吕向东;陈真;欧阳托日 -专利权人：恒烁半导体（合肥）股份有限公司
申请日： 2022-10-27 - 公布日： 2022-12-20 - 主分类号： H01L23/31 文献下载
摘要：其包括芯片a、芯片b、重布线组件和塑封组件；芯片a顶部设置有多个焊盘a和多个焊盘b，多个焊盘a阵列分布，多个焊盘b分布于多个焊盘a的外围；芯片b位于芯片a上方，芯片b底部设置有多个导电凸块，导电凸块阵列分布，导电凸块与焊盘a一一对应连接；重布线组件呈环形共设置有多组，重布线组件与焊盘b一一对应连接；塑封组件将芯片a、焊盘a、焊盘b、芯片b和导电凸块塑封在内部，塑封组件内部具有供重布线组件安放的布线通道，并在塑封组件顶部露出重布线组件的导电端
一种 mcu 芯片封装结构

[发明专利]半导体器件及其制造方法-CN201510884600.3在审
发明人：矢岛明;村中诚志 -专利权人：瑞萨电子株式会社
申请日： 2015-12-03 - 公布日： 2016-06-15 - 主分类号： H01L23/485 文献下载
摘要：半导体器件(1A)包括：形成于半导体衬底(1P)上的多个Al布线层(5、7、9)；形成于多个Al布线层的最上层的焊盘电极(9a)；在焊盘电极上具有焊盘开口(10a)的基底绝缘膜(10)；再布线，其与焊盘电极电连接而且，半导体器件包括：保护膜(12)，其覆盖再布线(RM)的上表面，并具有使再布线的上表面的一部分露出的外部焊盘开口(12a)；外部焊盘电极(13)，其在外部焊盘开口处与再布线电连接，并在保护膜上延伸；以及与外部焊盘电极连接的导线(27)。并且，外部焊盘电极的一部分位于再布线的外侧区域。
半导体器件及其制造方法

[实用新型]一种防小贴片封装立碑的PCB禁止布线结构-CN202021911817.1有效
发明人：吴键峰;王灿钟 -专利权人：深圳市一博科技股份有限公司
申请日： 2020-09-03 - 公布日： 2021-05-28 - 主分类号： H05K1/02 文献下载
摘要：本实用新型公开了一种防小贴片封装立碑的PCB禁止布线结构，包括小封装器件，所述小封装器件的底部设置焊盘，所述焊盘外设置第一禁止布线区域，并以所述焊盘为中心设置布线通道，所述小封装器件的中心设置第二禁止布线区域本实用新型在小贴片封装器件的焊盘周围设置禁止布线区域与布线通道，并将焊盘从矩形改为似椭圆的形状，使得焊盘需通过布线通道与铜皮连接，同时减小小贴片封装器件的总体面积与焊盘的总体面积，器件两端布线空间能够得到控制
一种防小贴片封装立碑 pcb 禁止布线结构

[发明专利]半导体集成电路装置及半导体集成电路装置的制造方法-CN202080069062.1在审
发明人：岩堀淳司 -专利权人：株式会社索思未来
申请日： 2020-09-23 - 公布日： 2022-05-10 - 主分类号： H01L27/092 文献下载
摘要：标准单元(C1)包括栅极布线(52)、虚设栅极布线(56)、焊盘(46)、纳米片(24)以及虚设纳米片(34)，虚设栅极布线(56)形成为在栅极布线(52)的、位于X方向的附图右侧与栅极布线(52)相邻，焊盘(46)设在栅极布线(52)与虚设栅极布线(56)之间，纳米片(24)形成为与栅极布线(52)在俯视时重合且与焊盘(46)相连，虚设纳米片(34)形成为与虚设栅极布线(56)在俯视时重合且与焊盘(
半导体集成电路装置制造方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条