专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果10445209个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体存储设备及其操作方法-CN202110897698.1在审
  • 林侊敃;李熙烈 - 爱思开海力士有限公司
  • 2021-08-05 - 2022-07-08 - G11C16/08
  • 本公开涉及半导体存储设备及其操作方法。一种半导体存储设备包括存储块、外围电路和控制逻辑。存储块包括连接到虚设字线的虚设存储单元和连接到正常字线的正常存储单元。外围电路对存储块执行擦除操作。控制逻辑控制外围电路的操作。控制逻辑控制外围电路:响应于针对存储块的擦除命令,对连接到虚设字线之中的第一虚设字线的第一虚设存储单元执行预编程操作;并且在对第一虚设存储单元的预编程操作之后,对连接到虚设字线之中的第二虚设字线的第二虚设存储单元执行预编程操作控制逻辑控制外围电路对正常存储单元执行擦除操作。
  • 半导体存储器设备及其操作方法
  • [发明专利]存储装置-CN202310097230.3在审
  • 辛弦燮;郭东勋 - 爱思开海力士有限公司
  • 2023-02-08 - 2023-09-22 - G11C16/34
  • 一种存储装置包括多个存储单元,每个存储单元被配置为根据其内所存储的数据而处于擦除状态或者多个编程状态之一。存储装置还包括外围电路,外围电路被配置为在对多个存储单元的编程操作中,对第一存储单元执行第一编程电压施加操作,第一存储单元要被编程到第一相应编程状态。外围电路还被配置为在第一编程电压施加操作之后,对第二存储单元执行预编程电压施加操作,第二存储单元要被编程到第二相应编程状态。
  • 存储器装置
  • [发明专利]用于修复半导体存储的设备和方法-CN200680032046.5有效
  • 克里斯·G·马丁;特洛伊·A·曼宁;布伦特·基斯 - 美光科技公司
  • 2006-06-14 - 2008-08-27 - G11C29/00
  • 本发明提供一种用于修复半导体存储装置的设备和方法,其包括第一存储单元阵列、第一冗余单元阵列和修复电路,所述修复电路经配置以非易失性地存储指示所述第一存储单元阵列中的至少一个缺陷存储单元的第一地址第一易失性高速缓冲存储存储对应于指示所述至少一个缺陷存储单元的所述第一地址的第一高速缓存地址。所述修复电路将指示所述第一存储单元阵列的所述至少一个缺陷存储单元的所述第一地址分配给所述第一易失性高速缓冲存储。当第一存储存取对应于所述第一高速缓存地址时,匹配电路用来自所述第一冗余单元阵列的至少一个冗余存储单元来取代所述第一存储单元阵列中的所述至少一个缺陷存储单元
  • 用于修复半导体存储器设备方法
  • [发明专利]半导体存储设备和存储系统-CN202010546678.5在审
  • 车相彦;宋镐永;李明奎;赵诚慧 - 三星电子株式会社
  • 2020-06-16 - 2020-12-22 - G11C29/42
  • 提供一种半导体存储设备和存储系统。该半导体存储设备包括存储单元阵列、纠错码(ECC)引擎电路、错误信息寄存和控制逻辑电路。存储单元阵列包括存储单元行。控制逻辑电路控制ECC引擎电路以基于在擦洗操作中对第一存储单元行中的第一子页面执行第一ECC解码并且基于在对第二存储单元行的正常读取操作中对第二存储单元行中的第二子页面执行第二ECC解码来生成错误生成信号控制逻辑电路将错误信息记录在错误信息寄存中,并基于错误信息控制ECC引擎电路跳过对第一存储单元行和第二存储单元行的所选择的存储单元行的ECC编码和ECC解码。
  • 半导体存储器设备系统
  • [发明专利]半导体存储装置和其形成方法-CN202110324343.3在审
  • 藤本稔泰;佐佐木隆;寺田忍 - 美光科技公司
  • 2021-03-26 - 2021-10-12 - H01L27/108
  • 本申请案涉及半导体存储装置和其形成方法。一种半导体存储装置包含存储单元区;存储片块末端区;存储片块,其包含所述存储单元区和所述存储片块区;多个第一硅区,其布置于所述存储单元区中;第二硅区,其布置于所述存储片块末端区中;第一导电层,其设置在所述存储单元区和所述存储片块末端区中;且其中所述存储片块末端区中的所述第二硅区的上表面位置高于所述存储单元区中的所述第一硅区的所述上表面位置;且其中所述存储片块末端区中的所述第一导电层的所述上表面位置高于所述存储单元区中的所述第一导电层的所述上表面位置
  • 半导体存储器装置形成方法
  • [发明专利]闪存设备及其编程方法-CN201811156414.8有效
  • 申晧荣;吴明姬 - 三星电子株式会社
  • 2018-09-30 - 2023-03-28 - G11C16/10
  • 一种闪存设备包括第一存储单元、第二存储单元、行解码和偏置发生。第一存储单元是所选存储单元,第二存储单元是与连接到第一存储单元的位线连接的未选存储单元。行解码控制要施加到第一存储单元的字线电压并控制要施加到第二存储单元的未选源极线电压。偏置发生基于随环境温度而改变的第一字线晶体管的阈值电压来生成字线电压,并基于所选位线的电压电平来生成未选源极线电压。
  • 闪存设备及其编程方法
  • [发明专利]非易失性存储与其操作方法-CN202010045577.X在审
  • 叶腾豪;吕函庭;刘逸青 - 旺宏电子股份有限公司
  • 2020-01-16 - 2021-07-23 - G11C16/04
  • 本发明公开了一种非易失性存储与其操作方法。非易失性存储包含多个存储单元串列、多个位开关、存储操作电路及多个源极开关。这些位开关电性连接于这些存储单元串列。存储操作电路电性连接于这些位开关,用以传送写入信号至存储单元串列。这些源极开关电性连接于存储单元串列,使得存储单元串列经由源极开关接收偏压信号。在写入阶段中,当位开关中的第一位开关导通,使得第一存储单元串列通过第一位开关接收写入信号时,电性连接于其他存储单元串列的这些源极开关将导通。
  • 非易失性存储器与其操作方法
  • [发明专利]存储阵列及电子设备-CN201210258473.2有效
  • 胡剑;杨光军 - 上海宏力半导体制造有限公司
  • 2012-07-24 - 2012-11-07 - G11C16/02
  • 一种存储阵列和电子设备,所述存储阵列包括多个成阵列排布的存储单元,所述各存储单元包含多条互相平行的位线、以及平行排列于位线上且与所述位线垂直的字线,每条位线在列方向上连接各存储单元的源极或漏极,每条字线在行方向上连接各存储单元的栅极;其中,所述存储单元的栅极包括双栅结构及位于双栅结构之间的选择栅,所述双栅结构并列排布于衬底上。所述电子设备配置了上述存储阵列。本发明针对电可擦可编程只读存储而设计,能避免对选中的存储单元进行操作时,对其它存储单元产生串扰。
  • 存储器阵列电子设备

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top