“缓冲存储器控制”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果12964408个，建议您升级VIP下载更多相关专利

[发明专利]采用双份误差行存储器产生图像网点的方法和装置-CN200610114331.3无效
发明人：陈峰;朱伟;刘志红 -专利权人：北京大学;北京北大方正电子有限公司;北大方正集团有限公司
申请日： 2006-11-07 - 公布日： 2007-05-16 - 主分类号： H04N1/405 文献下载
摘要：本发明涉及一种能够同时读写数据的采用双份误差行存储器产生图像网点的装置及方法。该装置包括缓冲存储器A、缓冲存储器B和存储控制器，其特征在于，所述存储控制器包括缓冲存储器A读写控制电路、缓冲存储器B读写控制电路以及缓冲存储器选择电路；所述缓冲存储器选择电路用于生成对缓冲存储器A和缓冲存储器B的读或写操作的选择信号；所述缓冲存储器A读写控制电路连接至所述缓冲存储器A，用于根据所述读写选择信号对缓冲存储器A进行读和写操作，所述缓冲存储器B读写控制电路连接至所述缓冲存储器B，用于根据所述读写选择信号对缓冲存储器本发明的装置及方法能同时读写存储器中的数据，可以应用于执行误差扩散，使得误差扩散快速执行。
采用双份误差存储器产生图像网点方法装置

[发明专利]存储器系统、存储器控制器及其操作方法-CN201810714290.4有效
发明人：金镇佑;文贵妍;李澈 -专利权人：三星电子株式会社
申请日： 2018-07-03 - 公布日： 2023-05-09 - 主分类号： G06F3/06 文献下载
摘要：一种存储器系统包括：非易失性存储器；存储器控制器，被配置为控制所述非易失性存储器，所述存储器控制器包括：第一缓冲存储器，用于临时存储要写入所述非易失性存储器的写入数据；和第二缓冲存储器，具有比所述第一缓冲存储器低的操作速度但高的存储容量所述存储器控制器被配置为将所述写入数据从所述第一缓冲存储器传输到第二缓冲存储器和传输到所述非易失性存储器，并且在将所述写入数据从所述第一缓冲存储器传输到所述第二缓冲存储器和传输到所述非易失性存储器之后释放所述第一缓冲存储器的操作状态在释放所述第一缓冲存储器的操作状态之前禁止向所述第一缓冲存储器写入额外的写入数据，并且在释放所述第一缓冲存储器的操作状态之后允许向所述第一缓冲存储器写入额外的写入数据。
存储器系统控制器及其操作方法

[发明专利]USB主机控制器以及用于USB主机控制器的控制方法-CN201010126672.9有效
发明人：近藤邦裕 -专利权人：恩益禧电子股份有限公司
申请日： 2010-02-24 - 公布日： 2010-08-25 - 主分类号： G06F3/06 文献下载
摘要：本发明旨在提供一种能够为存储装置之间的数据传输减少时间的USB主机控制器和用于USB主机控制器的控制方法。根据本发明的USB主机控制器包括：用于USB管道的缓冲存储器，该缓冲存储器具有第一缓冲存储器区域和第二缓冲存储器区域；和缓冲存储器控制器，该缓冲存储器控制器被构造为控制用于USB管道的缓冲存储器与第一和第二装置中的每一个之间的数据传输缓冲存储器控制器将来自于第一装置的数据存储在第一缓冲存储器区域中，对与第一缓冲存储器区域相对应的地址信息和与第二缓冲存储器区域相对应的地址信息进行交换，并且基于在交换之后与第一缓冲存储器区域相对应的地址信息，将被存储在第一缓冲存储器区域中的数据传输到第二装置。
usb 主机控制器以及用于控制方法

[发明专利]处理器及高速缓冲存储器的控制方法-CN200910178614.8无效
发明人：陈俊裕 -专利权人：奇景光电股份有限公司
申请日： 2009-09-22 - 公布日： 2011-04-20 - 主分类号： G06F1/32 文献下载
摘要：一种处理器及高速缓冲存储器的控制方法。处理器包括多个高速缓冲存储器(cache)与一控制单元。多个高速缓冲存储器分别受控于多个高速缓冲存储器致能信号而被启动。控制单元根据处理器的电源模式产生高速缓冲存储器致能信号，以选择并存取高速缓冲存储器的对应上述电源模式的子集，其中高速缓冲存储器的子集数量决定于电源模式。因此，处理器可根据电源模式要求高速缓冲存储器启动以减少高速缓冲存储器的功率消耗。
处理器高速缓冲存储器控制方法

[发明专利]存储器存储装置和电子系统-CN202210369377.9在审
发明人：郑荷娜 -专利权人：三星电子株式会社
申请日： 2022-04-08 - 公布日： 2022-11-01 - 主分类号： G06F13/16 文献下载
摘要：一种存储器存储装置包括：存储器控制器，被配置为从外部装置接收数据；以及非易失性存储器，连接到存储器控制器，其中，存储器控制器包括：第一缓冲存储器，被配置为存储数据；第二缓冲存储器，不同于第一缓冲存储器；以及存储器接口，被配置为向非易失性存储器提供从第一缓冲存储器提供的数据，其中，非易失性存储器被配置为：存储数据，并且在存储数据之后向存储器接口提供写入完成信号，其中，存储器控制器还被配置为：响应于写入完成信号，将存储在第一缓冲存储器中的数据复制到第二缓冲存储器，并且在将存储在第一缓冲存储器中的数据复制到第二缓冲存储器之后移除存储在第一缓冲存储器中的数据。
存储器存储装置电子系统

[发明专利]用于暂存存储内容的存储器装置和方法-CN201811242463.3在审
发明人：斯特芬·桑尼卡尔布 -专利权人：英飞凌科技股份有限公司
申请日： 2018-10-24 - 公布日： 2019-04-30 - 主分类号： G06F12/0808 文献下载
摘要：根据一个实施例，描述了一种存储器装置，其具有：存储器；第一缓冲存储器；第一缓冲存储器控制单元，所述第一缓冲存储器控制单元配置为，在将来自所述存储器的存储内容存储到第一缓冲存储器中时，借助修改使在存储器中的存储内容无效；第二缓冲存储器和第二缓冲存储器控制单元，所述第二缓冲存储器控制单元配置为，从所述存储器读取存储内容，以检验：从存储器读取的存储内容是否有效，并且如果从所述存储器读取的存储内容无效，则将对所述修改的逆向操作应用于所读取的存储内容
存储内容缓冲存储器控制存储器读取缓冲存储器存储器存储器装置单元配置读取操作应用暂存存储检验

[发明专利]网络工作卸载装置与方法-CN200910002986.5无效
发明人：梁礼涵;王韬钧;杨国男;郭协星 -专利权人：瑞昱半导体股份有限公司
申请日： 2009-01-23 - 公布日： 2010-07-28 - 主分类号： H04L29/08 文献下载
摘要：该网络工作卸载装置，包含一卸载单元与一缓冲存储器排程器，卸载单元依据一卸载指令平行地对多个分组进行相应的网络工作；而缓冲存储器排程器耦接该卸载单元，并包含缓冲存储器控制单元与多个缓冲存储器单元。缓冲存储器控制单元，用以控制该多个缓冲存储器单元的存取；而多个缓冲存储器单元耦接该缓冲存储器控制单元，且分别具有一输入端与一输出端，其用以分别储存该多个分组。
网络工作卸载装置方法

[发明专利]存储器系统和操作存储器控制器的方法-CN202211393805.8在审
发明人：李锺仁;金珤暻 -专利权人：三星电子株式会社
申请日： 2022-11-08 - 公布日： 2023-05-12 - 主分类号： G06F3/06 文献下载
摘要：公开了存储器系统和操作存储器控制器的方法。所述存储器系统包括：存储器控制器，被配置为控制存储器装置；以及子缓冲存储器，布置在存储器控制器外部。存储器控制器包括：处理器，被配置为控制存储器装置的存储器操作；主缓冲存储器，与子缓冲存储器不同，并且布置在存储器控制器中；以及缓冲分配电路，被配置为控制子缓冲存储器与主缓冲存储器之间的分配比。处理器将缓冲分配电路的操作模式设置为分配比被固定的操作模式。
存储器系统操作控制器方法

[发明专利]从动装置中的界面设备-CN200510122453.2无效
发明人：姜成焕;朴炯俊;具滋仁;李君石 -专利权人：乐金电子（天津）电器有限公司
申请日： 2005-12-20 - 公布日： 2007-06-27 - 主分类号： H04L29/00 文献下载
摘要：本发明涉及家庭网络控制装置中使用缓冲存储装置的便于数据管理的从动装置的界面设备。本发明的界面设备包括：存储控制指令和控制指令回应信息的控制缓冲存储器；存储状态事件[event]的状态缓冲存储器；与设定网络[network]连接，接收控制指令后把控制指令记录在控制缓冲存储器里，而且从控制缓冲存储器以及/或者状态缓冲存储器分别读出控制指令回应以及/或者状态事件后输出信号的通信模块；根据从控制缓冲存储器读出的控制指令进行控制，并生成控制指令回应后记录在控制缓冲存储器里，而且根据从动装置的状态变化生成状态事件后记录在状态缓冲存储器里的产品模块
从动装置中的界面设备

[发明专利]高速缓冲存储器系统-CN200510109488.2无效
发明人：宫下贵典;柴田耕作;津幡真太郎 -专利权人：松下电器产业株式会社
申请日： 2005-10-20 - 公布日： 2006-04-26 - 主分类号： G06F12/12 文献下载
摘要：本发明提供的高速缓冲存储器系统是具有多个主控制器并有效使用总线带宽的系统。该高速缓冲存储器系统包括：高速缓冲存储器；总线负载判决设备，用于对连接到存储高速缓冲存储器的高速缓冲存储器目标数据的记录设备的总线的状态执行判决；以及替换通道控制器，用于根据总线负载判决设备所执行的判决结果控制高速缓冲存储器的替换形式
高速缓冲存储器系统

[发明专利]高速缓冲存储器线清洗微结构执行方法和系统-CN00818070.9有效
发明人：萨尔瓦多·帕朗卡;斯蒂芬A·菲希尔;苏布拉马尼亚姆·迈尤兰 -专利权人：英特尔公司
申请日： 2000-12-28 - 公布日： 2003-06-18 - 主分类号： G06F12/08 文献下载
摘要：一种用于清洗与来自连续域中所有高速缓冲存储器的线性存储器地址相关的高速缓冲存储器线的系统和方法。高速缓冲存储器控制器接收存储器地址，并确定该存储器地址是否储存在连续域中最近的高速缓冲存储器中。如果一条高速缓冲存储器线存储了该存储器地址，则将该地址从高速缓冲存储器中清洗掉。清洗指令被分配给高速缓冲存储器控制器内的一个写联合缓冲器。该写联合缓冲器将信息发送给总线控制器。该总线控制器为连续域内的外部和内部高速缓冲存储器中储存的存储器地址的情况定位，把这些情况清洗掉。然后可以从写联合缓冲器中清除清洗指令。可以用控制位来表示：是否写联合缓冲器被分配给清洗指令；是否存储器地址储存在最近的高速缓冲存储器中；以及是否应从写联合缓冲器中清除清洗指令。
高速缓冲存储器清洗微结构执行方法系统

[发明专利]集成电路存储器装置及其操作方法-CN201811190300.5在审
发明人：延应准;金范俊 -专利权人：三星电子株式会社
申请日： 2018-10-12 - 公布日： 2019-07-30 - 主分类号： G06F11/07 文献下载
摘要：一种集成电路装置包括非易失性存储器、第一缓冲存储器和第二缓冲存储器以及控制器。第一缓冲存储器和第二缓冲存储器中的每一个被构造为响应于写请求缓冲将被写入非易失性存储器的写数据，并且还响应于读请求缓冲从非易失性存储器接收到的读数据。提供了控制器，其基于与数据准确性有关的至少一个标准评价第一缓冲存储器。所述控制器被构造为：当评价揭示超过标准时，响应于写请求将写数据中的至少一些从第一缓冲存储器重定向至第二缓冲存储器，并且当评价揭示超过标准时，响应于读请求将读数据中的至少一些从第一缓冲存储器重定向至第二缓冲存储器
缓冲存储器控制器非易失性存储器响应标准时读请求读数据写请求写数据重定向缓冲写入非易失性存储器集成电路存储器集成电路装置数据准确性标准评价

[发明专利]电子纸显示装置及其操作方法-CN202110286459.2在审
发明人：程孝龙;刘书呈;田沛霖;褚承鑫;洪集茂 -专利权人：元太科技工业股份有限公司
申请日： 2021-03-17 - 公布日： 2022-09-27 - 主分类号： G09G3/34 文献下载
摘要：电子纸显示装置包括电子纸显示面板及时序控制器。时序控制器包括第一图像缓冲存储器、第二图像缓冲存储器及更新缓冲存储器，并接收触控轨迹数据。第一图像缓冲存储器及第二图像缓冲存储器为往复交换缓冲存储器架构，并交错时序地接收视频串流。当第一图像缓冲存储器接收视频串流，以将当前显示画面数据更新至更新缓冲存储器当中时，第二图像缓冲存储器接收触控轨迹数据，并同步更新更新缓冲存储器所存储的当前显示画面数据。时序控制器依据当前显示画面数据驱动电子纸显示面板。本发明的电子纸显示装置及其操作方法，可提供具有良好使用者体验的手写功能。
电子显示装置及其操作方法

[发明专利]使用动态分配的脏掩码空间的存储器管理-CN201380061576.2在审
发明人：梁坚;于春;徐飞 -专利权人：高通股份有限公司
申请日： 2013-10-28 - 公布日： 2015-07-29 - 主分类号： G06F12/08 文献下载
摘要：本发明揭示与包含高速缓冲存储器的存储器系统有关的系统及方法。所述高速缓冲存储器系统包含：包含多个高速缓冲存储器行的高速缓冲存储器；以及包含多个脏掩码的脏缓冲器。高速缓存控制器经配置以当到所述高速缓冲存储器行中的每一者的写入不是到所述高速缓冲存储器行的完全写入时，将所述脏掩码中的一者分配给所述相应高速缓冲存储器行。所述脏掩码中的每一者指示所述高速缓冲存储器行中的一者中的数据单元的脏状态。所述高速缓存控制器存储使所述脏掩码与所述脏掩码被分配给的所述高速缓冲存储器行相关联的识别ID信息。
使用动态分配掩码空间存储器管理

[发明专利]用于微处理器的可配置高速缓冲存储器-CN200780046003.7有效
发明人：罗德尼·J·佩萨文托;格雷格·D·拉赫蒂;约瑟夫·W·特里斯 -专利权人：密克罗奇普技术公司
申请日： 2007-12-14 - 公布日： 2009-10-14 - 主分类号： G06F12/12 文献下载
摘要：本发明提供一种用于中央处理单元的高速缓冲存储器模块，其具有与存储器耦合的高速缓冲存储器控制单元以及与所述控制单元及所述存储器耦合的高速缓存存储器，其中所述高速缓存存储器具有多个高速缓冲存储器线，每一高速缓冲存储器线具有用于存储待顺序发布的指令的存储区域及相关联控制位，其中所述多个高速缓冲存储器线中的至少一个高速缓冲存储器线具有至少一个分支跟踪控制位，所述分支跟踪控制位在被设定时提供在预定义分支指令已被发布的情况下对所述高速缓冲存储器线的自动锁定功能。
用于微处理器配置高速缓冲存储器

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条