“图形蚀刻”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果237173个，建议您升级VIP下载更多相关专利

[发明专利]振子的制造方法-CN200580001601.3有效
发明人：山本泉;池田智夫 -专利权人：西铁城时计株式会社
申请日： 2005-09-16 - 公布日： 2007-01-31 - 主分类号： H03H3/02 文献下载
摘要：作为对于晶体蚀刻为耐蚀膜的金属膜，Cr膜作为底层、Au膜作为表面层使用，在光刻胶层形成外形的图形后，进行Au膜的蚀刻，接着在进行槽部的图形形成后进行Cr膜的蚀刻。由于光刻胶层用Au膜的蚀刻液不会产生表面变质层，因此这样做，可以在没有表面变质层的状态下进行槽部的图形形成，因而可形成精度高的槽部。
制造方法

[发明专利]具有天线的印刷线路板的制作方法-CN202310262161.7在审
发明人：边冬;高群锋 -专利权人：上海美维电子有限公司
申请日： 2023-03-16 - 公布日： 2023-05-30 - 主分类号： H05K3/06 文献下载
摘要：本发明涉及具有天线的印刷线路板的制作方法，所述的具有天线图形的印刷线路板包括天线图形和厚铜图形；所述厚铜图形的厚度比所述天线图形的厚度厚；所述制作方法为：使用与天线图形相同厚度的铜箔，在设置天线图形的区域的铜箔厚度不增加本发明中的印刷线路板，天线图形厚度小于厚铜图形的厚度，可控制天线图形的宽度公差在+/‑15μm以内，可以满足对天线的使用要求。制造过程中，天线图形的厚度与使用的铜箔厚度相同，在蚀刻形成天线图形时更容易控制其公差。本发明在蚀刻形成天线图形之后不去除天线图层上的干膜，再在蚀刻厚铜区域之前再贴上第二层干膜，使得天线图形与厚铜区域交界的位置贴覆更紧密，不会因为天线图形和厚铜区域的高度差形成台阶而导致干膜无法完全覆盖交界处，将天线图形蚀刻断而造成天线失效的问题，确保天线图形与厚铜图形交界处的图形完整。
具有天线印刷线路板制作方法

[发明专利]形成液晶显示器件的金属线的方法-CN03149624.5无效
发明人：李亨赞;郑炳和 -专利权人： LG.飞利浦LCD有限公司
申请日： 2003-08-01 - 公布日： 2004-03-10 - 主分类号： G02F1/1343 文献下载
摘要：一种形成LCD器件的线的方法包括：在玻璃基板上依次淀积第一和第二金属层；在第二金属层上形成掩模图形；利用掩模图形在第一和第二金属层上使用混合酸溶液作蚀刻剂进行第一湿法蚀刻工艺；利用掩模图形进行第二湿法蚀刻工艺
形成液晶显示器件金属线方法

[发明专利]一种提高发光二极管外延良率的生长方法-CN201610788677.5有效
发明人：汪洋;林志伟;童吉楚;程伟;陈凯轩;姜伟;卓祥景;王爱民 -专利权人：厦门乾照光电股份有限公司
申请日： 2016-08-31 - 公布日： 2018-05-22 - 主分类号： H01L33/00 文献下载
摘要：本发明公开一种提高发光二极管外延良率的生长方法，一，采用PVD蒸镀衬底；二，采用MOCVD在AlN缓冲层上三维生长第一3D层；三，蚀刻PSS图形侧面和衬底平面上的第一3D层，直至PSS图形侧面的第一3D层被完全蚀刻掉；四，降温继续三维生长第二3D层；五，蚀刻PSS图形侧面和衬底平面上的第二3D层，直至PSS图形侧面的第二3D层被完全蚀刻掉，且PSS图形侧面的AlN缓冲层也被部分蚀刻，而平面上第二3D层部分蚀刻
一种提高发光二极管外延生长方法

[发明专利]孤立图形设计方法、装置、存储介质及计算机设备-CN202011126246.5在审
发明人：林荣富;唐有军;关志锋 -专利权人：珠海杰赛科技有限公司;广州杰赛科技股份有限公司
申请日： 2020-10-20 - 公布日： 2021-04-16 - 主分类号： H05K3/00 文献下载
摘要：本发明公开了一种孤立图形设计方法、装置、存储介质及计算机设备。获取孤立图形的线路图案；获取孤立图形的线路图案；根据孤立图形的线路图案预设计出辅助图形；根据正片工艺对所述孤立图形和所述辅助图形进行图形转移、电镀和蚀刻，根据负片工艺对所述孤立图形和所述辅助图形进行图形转移和蚀刻，完成所述孤立图形的设计；通过设计辅助图形，不仅能够避免因图形孤立引起的正、负片工艺中线宽超差问题，还能够避免正片工艺中铜厚超标问题。
孤立图形设计方法装置存储介质计算机设备

[发明专利]半导体结构与其半导体制作工艺-CN201410256889.X在审
发明人：车行远 -专利权人：力晶科技股份有限公司
申请日： 2014-06-10 - 公布日： 2015-11-25 - 主分类号： H01L23/522 文献下载
摘要：本发明公开了一种半导体结构与其半导体制作工艺，其步骤包含在一基底上形成一图形化导电层、形成一未掺杂介电层，其顶面与图形化导电层的顶面齐平、在图形化导电层以及未掺杂介电层上形成一受掺杂介电层、进行一蚀刻制作工艺，该蚀刻制作工艺对未掺杂介电层以及受掺杂介电层具有高度的蚀刻选择比，使得该蚀刻制作工艺中仅裸露出的受掺杂介电层会被完全蚀去，未掺杂介电层则不会受到蚀刻。
半导体结构与其制作工艺

[发明专利]一种细密线路电路板的加工方法和电路板加工系统-CN201410219480.0在审
发明人：王蓓蕾;刘宝林;缪桦 -专利权人：深南电路有限公司
申请日： 2014-05-22 - 公布日： 2015-11-25 - 主分类号： H05K3/06 文献下载
摘要：本发明公开了一种细密线路电路板的加工方法和电路板加工系统，以提高制作细密线路时的蚀刻均匀性。上述方法包括：对电路板表面的非线路图形区域进行蚀刻，蚀刻深度小于或等于电路板的表面金属层厚度的四分之一；对所述电路板进行清洗；翻转所述电路板，使电路板的另一面朝上；多次重复上述的蚀刻，清洗和翻转步骤，直到电路板表面的非线路图形区域的表面金属层被完全蚀刻去除，形成所需要的线路图形。
一种细密线路电路板加工方法系统

[发明专利]一种改善阶梯槽残铜的工艺-CN201510918210.3有效
发明人：周文涛;李金龙;翟青霞;赵波 -专利权人：深圳崇达多层线路板有限公司
申请日： 2015-12-11 - 公布日： 2018-06-12 - 主分类号： H05K3/06 文献下载
摘要：所述工艺包括：外层图形处理和外层蚀刻处理；所述外层图形处理中，对线路板的单边预大补偿宽度为50um；所述外层蚀刻处理中，蚀刻速度为3.0m/min。本发明所述工艺利用不同蚀刻速度造成不同侧蚀量的原理。通过调整外层图形线路补偿，降低蚀刻速度，增大侧蚀量的方法，减小阶梯槽底残铜宽度，同时保证外层线路合格。有效改善阶梯槽底残铜宽度偏大的问题，提升产品合格率，具有极大的市场前景和经济价值。
阶梯槽残铜蚀刻外层图形外层蚀刻侧蚀产品合格率线路板加工工艺利用外层线路线路补偿线路板减小保证

[发明专利]一种线路板的制作方法、线路板及掩膜片-CN202210011807.X在审
发明人：毕东升;吴昱蓉;张肖;高伟 -专利权人：合肥颀材科技有限公司
申请日： 2022-01-06 - 公布日： 2022-05-17 - 主分类号： H05K3/06 文献下载
摘要：本发明公开了一种线路板的制作方法及线路板和掩膜片，该线路板的制作方法包括：将膜覆在基板上；将掩膜片上的图形线路转移到覆盖膜后的基板的膜上；移除待蚀刻部分的Cu上的膜；待蚀刻部分的Cu被蚀刻；形成图形线路；其中，掩膜片上的图形线路的线路的头部宽度/与客户要求的图形线路的线路的头部宽度的比值1。
一种线路板制作方法膜片

[发明专利]图形的制备方法及半导体器件的制造方法-CN03134814.9无效
发明人：酒井隆行;大岩德久;岐部正信 -专利权人：株式会社东芝
申请日： 2003-09-24 - 公布日： 2004-05-19 - 主分类号： H01L21/027 文献下载
摘要：一种图形的制备方法，包括：在下层的至少一部分上绘制掩模图形；蚀刻部分掩模图形；将入射光照射在进行蚀刻的掩模图形上，当入射光透过掩模图形之后检测反射入射光产生的反射光；得到反射的干涉光谱；以及使用反射的干涉光谱的数据计算掩模图形的图形宽度，反射的干涉光谱的波长范围不小于两倍的掩模图形的间距。
图形制备方法半导体器件制造

[发明专利]闪存器件-CN200710194894.2无效
发明人：郑泰雄 -专利权人：东部高科股份有限公司
申请日： 2007-12-27 - 公布日： 2008-07-02 - 主分类号： H01L21/8247 文献下载
摘要：根据实施例，方法包括在半导体衬底上形成器件隔离层以限定有源区，在有源区上形成浮置栅极图形，在器件隔离层上形成光刻胶图形以使光刻胶图形具有高于浮置栅极图形的侧壁，在光刻胶图形侧壁处形成间隙壁图形以使间隙壁图形部分覆盖浮置栅极图形，和使用间隙壁图形作为蚀刻掩模以预定深度蚀刻浮置栅极图形。
闪存器件

[发明专利]氮化物陶瓷覆铜板的图形化方法及氮化物陶瓷覆铜板-CN201610723496.4在审
发明人：袁超;钱建波;黄世东;于岩 -专利权人：浙江德汇电子陶瓷有限公司
申请日： 2016-08-24 - 公布日： 2017-01-11 - 主分类号： H01L21/48 文献下载
摘要：一种氮化物陶瓷覆铜板的图形化方法及氮化物陶瓷覆铜板。在氮化物陶瓷覆铜板的表面设置图形化抗蚀层，氮化物陶瓷覆铜板是利用活性钎焊法制作形成；利用第一蚀刻液对氮化物陶瓷覆铜板进行第一次蚀刻处理，第一蚀刻液包括CuCl2溶液或FeCl3溶液；利用第二蚀刻液对经过第一次蚀刻处理的氮化物陶瓷覆铜板进行第二次蚀刻处理；以及利用第三蚀刻液对经过第二次蚀刻处理的氮化物陶瓷覆铜板进行第三次蚀刻处理。本发明蚀刻效率高，蚀刻均一无残渣，提高蚀刻品质，并且金属层板面状态良好。
氮化物陶瓷铜板图形方法

[发明专利]具沟槽晶体管氮化物只读存储器记忆单元的制造方法-CN03813003.3无效
发明人： C·克莱恩特;C·鲁德维格;J·威尔勒;J·德普佩 -专利权人：因芬尼昂技术股份公司;因芬尼昂技术弗拉斯有限责任两合公司
申请日： 2003-05-15 - 公布日： 2005-08-24 - 主分类号： H01L27/115 文献下载
摘要：在沟槽被蚀刻至半导体材料之前，使用一导电性位线层并将其图形化至彼此呈平行排列的部分中，其中，在图形化该位线层(3，4)之后且蚀刻该沟槽之前，导入一注入以定义接合的位置；或是在注入源极/漏极区域的n⁺－型井(19)后，利用一配置于该半导体主体(1)上的蚀刻终止层(2)而将位线层(3，4)图形化。
沟槽晶体管氮化物只读存储器记忆单元制造方法

[发明专利]半导体器件及其制造方法-CN201310018246.7在审
发明人：郑永均;洪坰国;李钟锡;千大焕 -专利权人：现代自动车株式会社
申请日： 2013-01-17 - 公布日： 2014-05-21 - 主分类号： H01L21/336 文献下载
摘要：一种制造半导体器件的方法，包括：在n+型碳化硅衬底的第一表面上顺序地形成n-型外延层、p型外延层和第一n+区域；以及穿过所述第一n+区域和所述p型外延层形成沟道；其中，所述沟道的形成包括：在所述第一n+区域上形成感光层图形；通过应用所述感光层图形作为掩模来蚀刻所述第一n+区域和所述p型外延层；在移除所述感光层图形之后，通过在所述第一n+区域上应用非晶碳来形成缓冲层；通过蚀刻所述缓冲层以形成缓冲层图形；应用所述缓冲层图形作为掩模来蚀刻；各向同性地蚀刻以形成所述沟道的第二部分；以及移除所述缓冲层图形。
半导体器件及其制造方法

[发明专利]一种制备GaN生长用图形化蓝宝石衬底的方法-CN201210119613.8有效
发明人：代锦红;王农华;孙永健;张国义 -专利权人：东莞市中镓半导体科技有限公司
申请日： 2012-04-20 - 公布日： 2013-10-30 - 主分类号： H01L33/00 文献下载
摘要：本发明公开了一种制备GaN生长用图形化蓝宝石衬底的方法。首先，在蓝宝石衬底上制备一层SiO2薄膜，以图形化光刻胶为掩膜，利用BOE溶液蚀刻SiO2，形成到二氧化硅掩膜图形；然后再湿蚀刻蓝宝石衬底，得到图形化蓝宝石衬底，其特征在于，在用BOE溶液蚀刻SiO2前，将衬底放入特定的缓冲液中浸泡进行预处理，从而有效解决了BOE溶液蚀刻裸露的SiO2时出现的不均匀现象，避免SiO2掩膜局部脱落，形成均匀、规则的SiO2掩膜，使得后续工艺制备的蓝宝石图形也很均匀，为外延生长提供一个外观完美、均匀的图形化蓝宝石衬底，有效提高外延生长质量，大大减少位错密度。
一种制备 gan 生长图形蓝宝石衬底方法