“单精度浮点数”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1050203个，建议您升级VIP下载更多相关专利

[发明专利]一种用于深度学习编码的跨平台熵编码方法及解码方法-CN202010727133.4在审
发明人：王培;其他发明人请求不公开姓名 -专利权人：杭州皮克皮克科技有限公司
申请日： 2020-07-26 - 公布日： 2020-12-01 - 主分类号： H04N19/91 文献下载
摘要：本发明公开了一种用于深度学习编码的跨平台熵编码方法及解码方法，包括：确定计算基于深度学习编码的熵编码模型的网络模块；将网络模块中的模型参数替换为精度大于等于float64的浮点数的模型参数，并将其中计算所用的中间变量也替换为精度大于等于float64的浮点数的中间变量；载入训练好的模型参数，对基于深度学习编码的熵编码模型进行初始化。
一种用于深度学习编码平台方法解码

[发明专利]一种适用于时间序列数据库的简易编解码方法-CN202110259307.3有效
发明人：黄励博 -专利权人：杭州又拍云科技有限公司
申请日： 2021-03-10 - 公布日： 2022-03-25 - 主分类号： H03M7/40 文献下载
摘要：本发明公开了一种适用于时间序列数据库的简易编解码方法，包括以下步骤：1)将时间序列的数值进行识别，确定数据的类型，如果是浮点数，则进入步骤2)，如果是整型，则进入步骤4)；2)整数转换；3)浮点数压缩；本发明方法，以便存储和访问特定场景的时序监控数据，本发明在浮点型和整型混合使用的场景下，通过浮点型对整型的转化策略优化浮点数压缩。本发明在特定的使用场景下，可以比通用的无损压缩算法具有更好的压缩效果。
一种适用于时间序列数据库简易解码方法

[发明专利]应用跳跃式浮点数运算法的数字讯号处理器-CN03133040.1有效
发明人：雷永群;陈玉铢;张佑齐 -专利权人：联发科技股份有限公司
申请日： 2003-07-23 - 公布日： 2005-01-26 - 主分类号： G06F7/52 文献下载
摘要：本发明提供一种数字讯号处理器，用来处理具有一定点数表示法或一跳跃式浮点数表示法的多笔数字数据。该数字讯号处理器包含有一乘法电路、一萃取位移装置、多个表示法转换电路以及一运算单元。乘法电路用来将二低位数数字数据相乘产生一高位数数字数据；萃取位移装置电连于该乘法电路，用来将具有该跳跃式浮点数表示法的一高位数数字数据转换为具有该定点数表示法的一高位数数字数据；每一表示法转换电路将一数字数据在该定点数表示法及该跳跃式浮点数表示法之间作转换
应用跳跃浮点运算数字讯号处理器

[发明专利]校正数据库转存电力系统潮流计算数据误差的方法-CN202310628725.4在审
发明人：陈亦平;李凯航;肖逸;张俊勃;赵化时;范展韬;邱生敏;方必武;毛文俊;吴小刚;颜融;黄济宇;赵振东;刘升伟;周永灿 -专利权人：中国南方电网有限责任公司
申请日： 2023-05-30 - 公布日： 2023-09-08 - 主分类号： G06F7/483 文献下载
摘要：本发明公开了一种校正数据库转存电力系统潮流计算数据误差的方法，方法包括：读取描述DSP潮流计算数据卡片中浮点型数据格式的规则库；读取已处理为DSP潮流计算分析数据基本形式的SCADA数据库内浮点型参数，并保存为预设的数据结构；将SCADA数据库内数据通过参数名与规则库的格式定义信息形成映射，获取参数名对应的具体浮点数类型；结合DSP对浮点数输入格式的处理规则，并根据SCADA数据库内参数值的正负、整数位数以及小数位数进行分类匹配，校正误差生成DSP输入格式所能接受的最高精度浮点型数据。
校正数据库转存电力系统潮流计算数据误差方法

[发明专利]用于FPGA的嵌入式浮点型DSP硬核结构-CN201810056827.2有效
发明人：赵赫;杨海钢;黄志洪;魏星;李小龙 -专利权人：中国科学院电子学研究所
申请日： 2018-01-19 - 公布日： 2021-08-06 - 主分类号： G06F15/78 文献下载
摘要：本公开提供了一种用于FPGA的嵌入式浮点型DSP硬核结构，包括：第一输入单元，由输入寄存器组和浮点数乘法专用前加器构成，通过相对应的配置位，对输入数据进行输入寄存或者旁路选择；乘法器单元，连接到所述第一输入单元接收前级经过寄存器的输入数据；第二输入单元，包括第二输入寄存器组，连接到乘法器单元的输出端；多路选择器组单元，输入端连接到所述第二输入单元的输出端、第一输入单元的输出端；ALU单元，包括加法器及逻辑运算单元，为浮点数和定点数提供加减以及乘法运算所使用，为定点数提供逻辑运算；输出单元。由于对数据的处理和运算都在该结构内部完成，运算效率要明显用软核的方式实现浮点数运算。
用于 fpga 嵌入式浮点 dsp 结构

[发明专利]一种浮点数据处理方法、装置及存储介质-CN201811089279.X在审
发明人：徐佳宏;成学文 -专利权人：深圳市茁壮网络股份有限公司
申请日： 2018-09-18 - 公布日： 2020-03-24 - 主分类号： H03M7/30 文献下载
摘要：本申请公开了一种浮点数据处理方法、装置及存储介质，方法包括：获得待压缩的第一浮点数据；按照浮点数据中字节所占比特位的数量，依次读取第一浮点数据中的第一目标数据，并对第一目标数据执行以下操作；获得第一目标数据对应的预设进制的数据值
一种浮点数据处理方法装置存储介质

[发明专利]具有正确舍入的混合精度浮点数的融合乘加运算器-CN202010580549.8在审
发明人： N.布鲁尼 -专利权人：卡雷公司
申请日： 2020-06-23 - 公布日： 2020-12-25 - 主分类号： G06F7/485 文献下载
摘要：本发明涉及融合乘加硬件运算器包括：乘法器，接收作为以第一精度格式编码的浮点数的两个被乘数；与乘法器相关的对准电路，配置为基于被乘数的指数，将乘法结果转换成具有足够位数以覆盖乘法的整个动态范围的第一固定点数；以及加法器，配置为将第一固定点数和加法操作数相加。加法操作数是以具有比第一精度格式更高精度的第二精度格式编码的浮点数，且运算器包括与加法操作数相关的对准电路，其被配置为基于加法操作数的指数，将加法操作数转换为相对于加法操作数的动态范围的减小的动态范围的第二固定点数，第二固定点数的位数等于第一固定点数的位数在两侧至少扩展了加法操作数的尾数大小；并且加法器配置为无损失地将第一和第二固定点数相加。
具有正确混合精度浮点融合运算器

[发明专利]一种浮点处理方法及浮点处理器-CN201510369430.5在审
发明人：张闯;陈继承;王洪伟 -专利权人：浪潮（北京）电子信息产业有限公司
申请日： 2015-06-26 - 公布日： 2015-10-21 - 主分类号： G06F7/57 文献下载
摘要：本发明提供一种浮点处理方法及浮点处理器，上述方法包括各个对阶移位器接收到指数处理模块对源操作数分离出的指数进行处理的结果后，进行尾数对阶移位并将对阶移位结果输出至各个复合加法器；同时，乘法器将单精度乘法信息输入尾加法器，获取单精度乘法结果；所述复合加法器完成浮点尾数对阶后的加法计算后，输入移位器进行规格化移位并对规格化移位结果进行处理后输出，同时，乘法器根据所述单精度乘法结果，获取浮点双精度乘法结果后，进行乘法结果旁路输出；不仅实现了同时处理两个单精度乘法结果的例外判断以及指数的阶差计算，而且还满足了双单精度指令的设计要求。
一种浮点处理方法处理器

[发明专利]一种基于INT4量化的标准饭菜识别方法及系统-CN202210437899.8在审
发明人：陈其宾;李锐;张晖;张立勇 -专利权人：山东浪潮科学研究院有限公司
申请日： 2022-04-25 - 公布日： 2022-08-09 - 主分类号： G06V10/764 文献下载
摘要：本发明公开了一种基于INT4量化的标准饭菜识别方法及系统，属于神经网络模型领域；所述的方法的具体步骤如下：S1收集标准饭菜图像数据并进行标注，构建训练和校准数据集；S2使用浮点数训练图像分类模型，得到待量化的浮点数模型；S3使用跨层均衡对图像分类模型进行预处理；将浮点数模型量化为INT4类型模型；S4部署INT4量化模型到MCU上；S5集成MCU摄像头数据，作为量化模型输入；本发明方法使用这种管道量化神经网络模型，能够有效降低神经网络模型量化的精度损失
一种基于 int4 量化标准饭菜识别方法系统

[发明专利]预训练模型推理处理方法、装置、电子设备及存储介质-CN202210234098.1有效
发明人：贾超;郑直 -专利权人：北京智源人工智能研究院
申请日： 2022-03-10 - 公布日： 2023-06-02 - 主分类号： G06F18/214 文献下载
摘要：本发明提供一种预训练模型推理处理方法、装置、电子设备及存储介质，所述方法应用于对待处理模型进行推理处理的服务器，所述方法包括：确定所述待处理模型，其中，所述待处理模型采用高比特浮点数进行表示且通过预训练得到，所述高比特浮点数的位数大于或等于第一位数阈值；基于模型量化技术，将所述待处理模型的模型参数由采用所述高比特浮点数表示转化为采用低比特定点数表示，用以实现对所述待处理模型进行加速推理处理，其中，所述低比特定点数的位数小于或等于第二位数阈值
训练模型推理处理方法装置电子设备存储介质

[发明专利]浮点数舍入-CN201680056804.0有效
发明人：大卫·雷蒙德·鲁茨;克里斯托弗·尼尔·海因兹;内尔·伯吉斯 -专利权人： ARM有限公司
申请日： 2016-06-08 - 公布日： 2023-04-07 - 主分类号： G06F7/483 文献下载
摘要：处理电路(2)支持执行具有舍入位置输入操作数的程序指令，以便生出控制信号(14)，用于控制处理电路(16)处理具有有效数值的浮点输入有效数以生成输出结果，该输出结果取决于来自使用由舍入位置输入操作数指定的浮点输入操作数的有效数内的可变舍入点对浮点输入操作数进行的舍入的值以这种方式，可以便于实现具有浮点操作数和锚定数操作数作为输入的处理操作。
浮点数舍入

[发明专利]处理器核、处理器、片上系统、计算装置和指令处理方法-CN202211144868.X在审
发明人：蒋昭 -专利权人：平头哥（上海）半导体技术有限公司
申请日： 2022-09-20 - 公布日： 2022-12-13 - 主分类号： G06F9/30 文献下载
摘要：其中处理器核包括：指令提取单元，用于提取矢量运算指令；指令译码单元，用于对提取到的矢量运算指令进行译码；指令执行单元，用于执行译码后的矢量运算指令，以将浮点数N倍缩位转换为整型数，其中，N为大于等于4的整数根据本申请的技术方案，用一条专门的指令即可实现将浮点数4倍以上缩位转换为整型数的量化功能，从而实现了量化指令扩展，以及对浮点数量化的加速。
处理器系统计算装置指令处理方法

[发明专利]浮点规格化和反规格化-CN200680033724.X有效
发明人： D·谭;T·H·恩古彦 -专利权人：飞思卡尔半导体公司
申请日： 2006-09-06 - 公布日： 2008-09-10 - 主分类号： G06F15/00 文献下载
摘要：数据处理系统(510)包括，表示浮点数的尾数的第一组多个比特的第一比特域，和表示浮点数的指数的第二组多个比特的第二比特域。第一组多个比特被分成多个区，每个区包括多于一比特的第一组多个比特。连接规格化器(111)以接收包含前导比特的多个区中的区，规格化器可以规格化或者反规格化该区以产生规格化或者反规格化的浮点数。
浮点规格化

[发明专利]成像导管同步信号控制方法、系统以及控制器和介质-CN201911317658.4有效
发明人：李胜中;魏鲁明;万建军;冯庆宇 -专利权人：武汉阿格斯科技有限公司
申请日： 2019-12-19 - 公布日： 2023-07-04 - 主分类号： A61B6/00 文献下载
摘要：伺服电机与成像导管的传动比、伺服电机每转输出的脉冲数以及成像导管转速；基于所述成像导管当前转动圈数、伺服电机与成像导管的传动比、伺服电机每转输出的脉冲数以及成像导管转速确定当前转动圈数对应的延迟时刻和延迟浮点数；从所述延迟时刻开始延迟对应的延迟浮点数时输出成像导管同步信号。本发明无需改动成像导管控制器的结构，仅通过逻辑控制即可控制成像导管同步信号，提高了成像导管同步信号的控制精度和成像数据处理的精度，从而提高了成像精度。
成像导管同步信号控制方法系统以及控制器介质

[发明专利]浮点到定点转换-CN201811131818.1在审
发明人： V.马杜里;E.奥德-艾哈迈德-瓦尔;R.瓦伦丁;J.科巴尔;M.查尼 -专利权人：英特尔公司
申请日： 2018-09-27 - 公布日： 2019-04-12 - 主分类号： G06F7/575 文献下载
摘要：处理器包括解码电路，其用于解码具有用于操作码的字段、打包数据源操作数标识符、和打包数据目的地操作数标识符的指令;以及执行电路，其用于执行经解码指令以将所标识的打包数据源操作数的最低有效打包数据元素位置的单精度浮点数据元素转换为定点表示
打包数据元素位置源操作数操作数指令操作数标识符单精度浮点数标识符解码表示存储解码电路解码指令元素转换整数指数操作码处理器浮点归零字段电路转换