“高速缓存存储器”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果9753401个，建议您升级VIP下载更多相关专利

[发明专利]扩展LBA环境中的有效TLP分片-CN202110644697.6在审
发明人： S·班尼斯提;A·塞格夫 -专利权人：西部数据技术公司
申请日： 2021-06-09 - 公布日： 2022-03-29 - 主分类号： G06F12/0893 文献下载
摘要：本公开整体涉及数据存储设备中的有效传输层数据包(TLP)分片。对于来自主机流的未对齐读取，将足以对齐的数据量从主机传输到存储器设备，同时将数据的其余部分存储在数据存储设备的高速缓存中以稍后递送到存储器设备。对于对主机流的未对齐写入，将未对齐数据写入高速缓存，并且稍后高速缓存将被刷新到主机设备。在这两种情况下，虽然总数据将不对齐，但数据的一部分被放置在高速缓存中，使得未放置在高速缓存中的数据对齐。高速缓存中的数据在稍后的时间点递送。
扩展 lba 环境中的有效 tlp 分片

[发明专利]具有存储装置之间的对等数据移动的大容量存储系统-CN202010223758.7在审
发明人： K.S.格林斯鲁;S.N.特里卡 -专利权人：英特尔公司
申请日： 2020-03-26 - 公布日： 2020-12-01 - 主分类号： G06F3/06 文献下载
摘要：该设备包括要集成到具有高速缓存和后备存储器的大容量存储系统中的对等智能。该对等智能在高速缓存与后备存储器之间移动数据，而无需该数据经过主存储器。
具有存储装置之间对等数据移动容量存储系统

[发明专利]实施高速缓存一致性的系统和方法-CN200710181243.X有效
发明人：沈晓卫;卡里恩·施特劳斯 -专利权人：国际商业机器公司
申请日： 2007-10-25 - 公布日： 2008-05-14 - 主分类号： G06F12/08 文献下载
摘要：提供了一种用于实施高速缓存一致性的计算机实现的方法，包括通过网络无需排序限制地从请求节点多播对于存储器地址的高速缓存请求，由所述请求节点通过嵌入网络中的单向环，收集对于高速缓存请求的组合侦测响应，以及根据该组合侦测响应，在请求节点处实施存储器地址的高速缓存一致性。
实施高速缓存一致性系统方法

[发明专利]嵌入式处理器的加载/存储单元-CN200910095782.0有效
发明人：严晓浪;丁永林;葛海通;孟建熠 -专利权人：杭州中天微系统有限公司
申请日： 2009-01-22 - 公布日： 2009-09-09 - 主分类号： G06F9/38 文献下载
摘要：一种嵌入式处理器的加载/存储单元，在所述加载/存储单元中，采用全流水线方式读写指令对片上高速缓存进行访问，如果前序指令发生访问缺失时，将引起访问缺失的指令保存到专用访问缺失缓冲器中，并释放流水线资源，后续指令继续访问高速缓存；设置独立的片外更新缓冲器缓存片外存储器的写操作，将片外存储器写操作的快速退休；设置独立的片上更新缓冲器缓存片上高速缓存更新操作，将高速缓存写操作的快速退休。本发明在发生高速缓存访问缺失时，不会阻塞流水线，提升了处理器性能。
嵌入式处理器加载存储单元

[发明专利]具有双重高速缓冲映射存储器的高速缓冲存储器系统-CN99127054.1无效
发明人：龚绍祖 -专利权人：仁宝电脑工业股份有限公司
申请日： 1999-12-24 - 公布日： 2001-07-04 - 主分类号： G06F12/06 文献下载
摘要：一电脑的高速缓冲存储器系统,其数据地址包含一低位阶的高速缓存线地址和一高位阶的区间地址,该系统包含一高速缓冲数据存储器,二高速缓冲映射存储器及一高速缓存控制器,当欲将一数据读或写入该系统时,该处理器将该数据于主存储器内的数据地址经由该地址总线传至该系统,该数据地址中的高速缓存线地址使该第一及第二高速缓冲映射存储器内相对应的储存地址内所存的第一区间地址以及第二区间地址输出至该高速缓存控制器,而将该数据地址中的区间地址与该第一及第二区间地址做比较。
具有双重高速缓冲映射存储器缓冲存储器系统

[发明专利]用于控制存储器处理的方法和装置-CN202080014356.4在审
发明人： A·鲁兹贝;A·法尔辛;D·科斯蒂克;G·Q·小马圭尔 -专利权人：瑞典爱立信有限公司
申请日： 2020-02-13 - 公布日： 2021-09-14 - 主分类号： G06F12/084 文献下载
摘要：提供了一种用于在处理系统中控制存储器处理的方法和装置，所述处理系统包括在多个处理单元之间共享的高速缓存，其中高速缓存包括多个高速缓存部分。方法包括获得第一信息，所述第一信息与下列项有关：将存储器的第一存储器部分分配给第一应用、将多个处理单元中的第一处理单元分配给第一应用、以及多个高速缓存部分中的第一高速缓存部分和第一处理单元之间的关联。方法进一步包括基于获得的第一信息来重新配置映射配置以及使用重新配置的映射配置来控制将与第一应用相关联的第一数据从第一存储器部分提供给第一高速缓存部分。
用于控制存储器处理方法装置

[发明专利]用存储器内列式查询处理启用和集成存储器内半结构化数据和文本文档搜索的技术-CN201980048164.2在审
发明人：刘振华;A·米什拉;S·K·茶文;D·J·麦克马洪;V·阿罗拉;H·J·张;S·J·罗伊 -专利权人：甲骨文国际公司
申请日： 2019-06-25 - 公布日： 2021-03-16 - 主分类号： G06F16/81 文献下载
摘要：“混合派生的高速缓存”以存储器内镜像形式存储半结构化数据或非结构化文本数据，并以诸如列为主的格式之类的另一种形式存储列。混合派生的高速缓存可以以列为主的格式高速缓存标量类型列。半结构化数据或非结构化文本数据的存储器内镜像形式的结构使得能够访问和/或增强访问，以执行基于路径和/或基于文本的查询操作。混合派生的高速缓存改善了用于执行查询操作的高速缓存包含。存储器内镜像形式被用于通过使用无效向量来以事务一致的方式计算查询，该无效向量被用于确定何时检索半结构化数据或非结构化文本数据的事务一致的持久形式以代替存储器内形式。
存储器内列式查询处理启用集成结构数据文本文档搜索技术

[发明专利]替换高速缓冲存储器中的高速缓存行-CN201010594505.7有效
发明人： N·谢吕库里;D·W·布热津斯基;I·T·舍伊纳斯;A·沙耶斯特;A·库马尔;M·阿齐米 -专利权人：英特尔公司
申请日： 2010-12-14 - 公布日： 2011-06-22 - 主分类号： G06F12/08 文献下载
摘要：在一个实施例中，本发明包括高速缓冲存储器，所述高速缓冲存储器包括多个高速缓存行，每个高速缓存行具有包括状态部分和权重部分的标签字段，所述状态部分用于存储被存储在行中的数据的高速缓存一致性状态，所述权重部分用于存储与所述数据的相对重要性对应的权重在各种实现中，权重可以基于高速缓存一致性状态和数据的使用的最近性。描述了并要求保护其他实施例。
替换高速缓冲存储器中的高速缓存

[发明专利]嵌入的ECC地址映射-CN201480030770.9有效
发明人： P·D·沃格特 -专利权人：英特尔公司
申请日： 2014-06-24 - 公布日： 2019-05-14 - 主分类号： G01F11/10 文献下载
摘要：描述了用于使ECC数据与存储器页中的高速缓存行数据嵌在一起装置、系统和方法。在一个实施例中，电子设备包括处理器和用于接收对向存储器设备读取或写入数据的请求的存储器控制逻辑，其中所述数据被映射至包括多个高速缓存行的存储器页，置换多个高速缓存行中的至少一部分以使纠错码信息与数据嵌在一起，并且将多个高速缓存行的所述一部分重映射至另一存储器位置，并且取回或存储存储页上的数据和纠错码信息。
嵌入 ecc 地址映射

[发明专利]融合式存储器件及其操作方法-CN201811275551.3有效
发明人：卢完俊 -专利权人：爱思开海力士有限公司
申请日： 2018-10-30 - 公布日： 2023-06-06 - 主分类号： G06F13/16 文献下载
摘要：本发明提供一种融合式存储器件及其操作方法。所述融合式存储器件包括：第一存储器组，具有第一特性；第二存储器组，具有与第一特性不同的第二特性；以及控制器，被配置用于将第二存储器组的预定数据迁移到第一存储器组的高速缓存区域中，其中控制器还被配置为：当对第二存储器组执行能量限流操作时，通过使用高速缓存区域作为缓冲器来将第二存储器组的数据迁移到高速缓存区域中。
融合存储器件及其操作方法

[发明专利]微处理器及其执行的方法-CN201310729108.X有效
发明人： G.葛兰.亨利;罗德尼.E.虎克;柯林.艾迪 -专利权人：威盛电子股份有限公司
申请日： 2010-06-01 - 公布日： 2014-04-02 - 主分类号： G06F9/30 文献下载
摘要：本发明提供了由微处理器所执行的方法以及微处理器。该微处理器包括高速缓存、指令组以及存储器子系统。指令组包括第一预取指令与第二预取指令，第一预取指令与第二预取指令中每一者用来命令微处理器自系统存储器预取数据快取列至高速缓存。存储器子系统用来执行第一预取指令与第二预取指令。对于第一预取指令，存储器子系统根据既定情况组而放弃自系统存储器预取数据快取列至高速缓存。对于第二预取指令，存储器子系统根据既定情况组来完成自系统存储器预取数据快取列至高速缓存。
微处理器及其执行方法

[发明专利]使用带有软高速缓存的芯片上系统的系统与方法-CN02807176.X无效
发明人：格里戈里·A·诺思 -专利权人：祥云逻辑有限公司
申请日： 2002-03-20 - 公布日： 2004-05-19 - 主分类号： G06F12/10 文献下载
摘要：软高速缓存系统比较虚拟地址标志位(来自N－21的位)与多个软高速缓存寄存器项(TAG 0－TAG 15)的标志字段(field)，每一项与到虚拟存储器中对应的高速缓存线的索引(0－15)相关。用于高速缓存线的高速缓存线规格是可编程的。当虚拟地址的标志位(来自N－21的位)匹配软高速缓存项之一的标志字段时，选择来自该项的索引(0－15)用于产生物理地址。使用所选的索引产生物理地址作为对存储器中对应的软高速缓存空间的偏移字段(来自7－10的位)。
使用带有高速缓存芯片系统方法

[发明专利]用于操作处理器的方法-CN201910739737.8有效
发明人：道格拉斯·R·瑞德;G·葛兰·亨利;泰瑞·派克斯 -专利权人：上海兆芯集成电路有限公司
申请日： 2018-06-15 - 公布日： 2021-08-06 - 主分类号： G06N3/063 文献下载
摘要：本发明涉及一种用于操作处理器的方法。第一数据存储保持高速缓存器行；神经处理单元加速器具有保持神经网络权重和从第一数据存储驱逐的高速缓存器行的第二数据存储；标记目录保持针对第一和第二数据存储两者中所储存的高速缓存器行的标记；响应于从第一数据存储驱逐高速缓存器行的请求，在第一模式下将高速缓存器行写入第二数据存储并且更新标记目录中的标记以指示高速缓存器行存在于第二数据存储中；以及在第二模式下将高速缓存器行写入系统存储器而非写入第二数据存储。
用于操作处理器方法

[发明专利]具有被优化以便处理数据流应用的高速缓存的数据处理系统-CN200480005890.X无效
发明人： J·T·J·范埃恩的霍文;M·J·鲁坦;E·－J·D·波尔 -专利权人：皇家飞利浦电子股份有限公司
申请日： 2004-02-25 - 公布日： 2006-04-05 - 主分类号： G06F12/08 文献下载
摘要：为每个数据流保留不相重叠的高速缓存位置。因此，把对每个流唯一的流信息用来索引高速缓冲存储器。此处，此流信息通过流标识来表示。特别的是，提供了一种被优化以便依照任务和数据流来处理数据流应用的数据处理系统，其中不同流竞争以得到共享的高速缓存资源。把明确的流标识关联至所述数据流中的每一个。所述数据处理系统包括至少一个用于处理流数据的处理器(12)，至少一个具有多个高速缓存块的高速缓冲存储器(200)，其中所述高速缓冲存储器(200)的其中一个被关联至所述处理器(12)中的每一个，以及至少一个用于控制所述高速缓冲存储器(200)的高速缓存控制器(300)，其中所述高速缓存控制器(300)的其中一个被关联至所述高速缓冲存储器(200)中的每一个。所述高速缓存控制器(300)包括选择装置(350)，用于按照所述流标识(stream_id)来在所述高速缓冲存储器(200)中选择数据流的存储元素的位置。
具有优化以便处理数据流应用高速缓存数据处理系统

[发明专利]指定目标进行核内至核外高速缓存内容迁移的处理器及方法-CN202210718321.X在审
发明人：王惟林;管应炳;秦岳 -专利权人：上海兆芯集成电路有限公司
申请日： 2022-06-23 - 公布日： 2022-09-16 - 主分类号： G06F12/0897 文献下载
摘要：指定目标进行核内至核外高速缓存内容迁移的处理器及方法，用于指定目标的核内至核外高速缓存内容迁移。根据一指令集架构的一迁移指令，一处理器的一第一核心以其中一解码器，基于一微码存储器存储的一微码，转换出多条微指令。根据这些微指令，一指定请求通过该第一核心的一内存顺序缓存区传递给该处理器的一最末级高速缓冲存储器，令该最末级高速缓冲存储器查询一核外高速缓存表。该核外高速缓存表条列各存储器地址在该最末级高速缓冲存储器、该第一核心、以及该处理器其它核心的状态。根据一指定目标在该第一核心的状况，探听请求向该第一核心发出，探听该指定目标。探听到的指定目标降级迁移到该最末级高速缓冲存储器。
指定目标进行核内至核外高速缓存内容迁移处理器方法