“泰瑞·派克斯”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果131个，建议您升级VIP下载更多相关专利

[发明专利]微处理器及其处理零值数据的方法-CN202211023481.9在审
发明人：道格拉斯·R·瑞德;艾伯特·J·娄坡;泰瑞·派克斯 -专利权人：圣图尔科技公司
申请日： 2022-08-25 - 公布日： 2022-11-29 - 主分类号： G06F12/0811 文献下载
摘要：本发明涉及微处理器及其处理零值数据的方法。在一个实施例中，一种微处理器，包括：多个核，所述核各自包括1级(L1)高速缓存和2级(L2)高速缓存；以及共用3级(L3)高速缓存，其包括多个L3标记阵列条目，其中该多个L3标记阵列条目的第一部分与数据相关联并且该多个L3标记阵列条目的第二部分与数据解耦，其中各个L3标记阵列条目包括标记信息和数据零信息，所述数据零信息表示与所述标记信息相关联的任何数据是否已知为零。
微处理器及其处理数据方法

[发明专利]微处理器中的控制器及其进行的方法-CN202211034768.1在审
发明人：道格拉斯·R·瑞德;艾伯特·J·娄坡;泰瑞·派克斯 -专利权人：圣图尔科技公司
申请日： 2022-08-26 - 公布日： 2022-11-29 - 主分类号： G06F12/0811 文献下载
摘要：本发明提供微处理器中的控制器及其进行的方法。在一个实施例中，一种微处理器中的控制器，所述控制器被配置为管理对动态随机存取存储器(DRAM)的访问，所述控制器包括：第一表，其被配置为针对多个第一存储器区域跟踪已被写入零的高速缓存线；以及第二表，其被配置为跟踪多个第二存储器区域的已被写入零的高速缓存线，其中多个第二存储器区域中的各个第二存储器区域包括多个第一存储器区域的组，其中所述组内的多个第一存储器区域中的各个第一存储器区域内的所有高速缓存线已被写入零。
微处理器中的控制器及其进行方法

[发明专利]编译器系统及将应用源程序编译为可执行程序的方法-CN201810354229.3有效
发明人： G·葛兰·亨利;罗德尼·E·虎克;泰瑞·派克斯;道格拉斯·R·瑞德 -专利权人：上海兆芯集成电路有限公司
申请日： 2016-11-29 - 公布日： 2022-03-15 - 主分类号： G06F8/41 文献下载
摘要：本发明涉及一种编译器系统及将应用源程序编译为可执行程序的方法。该编译器系统将应用源程序转换为与预定ISA相对应的能够由通用处理器所执行的可执行程序。该处理器包括能够被编程以执行UDI的PEU。该编译器系统包括PEU编程工具，该PEU编程工具将处理器的PEU所要执行的处理操作的功能描述转换为用于对PEU进行编程以响应于指定UDI来执行处理操作的编程信息。该编译器系统还包括编译器，该编译器将应用源程序转换为可执行程序，所述编译器包括优化例程，该优化例程用于：利用指定的UDI表示应用源程序中的一部分，将该UDI插入到可执行程序中，以及还将用于指定所述UDI和编程信息在可执行程序中的位置的UDI加载指令插入到可执行程序中。
编译器系统应用源程序编译可执行程序方法

[发明专利]微处理器及在微处理器的处理核间同步的方法-CN201810748833.4有效
发明人： G·葛兰·亨利;泰瑞·派克斯 -专利权人：威盛电子股份有限公司
申请日： 2014-08-28 - 公布日： 2022-01-28 - 主分类号： G06F15/163 文献下载
摘要：本发明提供一种微处理器及在微处理器的处理核间同步的方法。上述一微处理器包括多个处理核，其每一处理核包括一各自中断请求输入以及一控制单元，其被配置为由上述多个处理核的每一处理核接收一各自同步请求。上述控制单元被配置为在上述各自中断请求输入中产生一中断请求至所有上述多个处理核，以作为侦测到上述控制单元已接收到由所有上述多个处理核所传送的上述各自同步请求的响应。本发明具有更少的功率消耗。
微处理器处理同步方法

[发明专利]具有可编程预取器的处理器-CN201680054997.6有效
发明人：葛兰·G·亨利;罗德尼·E·虎克;泰瑞·派克斯;道格拉斯·R·瑞德 -专利权人：上海兆芯集成电路有限公司
申请日： 2016-11-29 - 公布日： 2021-11-23 - 主分类号： G06F12/0862 文献下载
摘要：一种处理器，其包括用于从外部存储器预取信息的可编程预取器。所述可编程预取器包括加载监视器、可编程预取引擎和预取请求器。所述加载监视器追踪通过所述处理器所发出的加载请求，以从所述外部存储器检索信息。所述可编程预取引擎被配置成通过至少一个预取程序来编程以运行为编程预取器，从而使得在所述处理器的操作期间，所述编程预取器基于通过所述处理器所发出的加载请求，生成至少一个预取地址。所述请求器使用每一所生成的预取地址从所述外部存储器预取信息。预取存储器可以存储一个或多个预取程序，并且可以包括预取编程器以基于正执行的进程从所存储的预取程序中进行选择来编程所述预取器。可以根据预取定义来配置每一预取程序。
具有可编程预取器处理器

[发明专利]用于动态配置执行资源的具有可扩展指令集架构的处理器-CN201680053747.0有效
发明人： G·葛兰·亨利;罗德尼·E·虎克;泰瑞·派克斯;道格拉斯·R·瑞德 -专利权人：上海兆芯集成电路有限公司
申请日： 2016-11-29 - 公布日： 2021-08-20 - 主分类号： G06F15/00 文献下载
摘要：一种动态配置执行资源的具有可扩展指令集架构的处理器。该处理器包括可编程执行单元(PEU)，其中可对可编程执行单元进行编程以响应于用户定义指令(UDI)来执行用户定义功能。可编程执行单元包括可编程逻辑元件和可编程互连器，可编程逻辑元件和可编程互连器被共同配置为被编程以执行至少一个处理操作。UDI加载器响应于用于指定UDI和对PEU编程所使用的编程信息的位置的UDI加载指令。可编程执行单元可以针对一个或多个UDI进行编程以用于一个或多个处理。指令表存储各UDI和相应的用以标识该UDI并根据需要可对可编程执行单元进行重新编程的信息。UDI处理程序询问指令表以标识接收到的UDI并将相应信息发送给可编程执行单元从而执行相应的用户定义功能。
用于动态配置执行资源具有扩展指令架构处理器

[发明专利]用于操作处理器的方法-CN201910739737.8有效
发明人：道格拉斯·R·瑞德;G·葛兰·亨利;泰瑞·派克斯 -专利权人：上海兆芯集成电路有限公司
申请日： 2018-06-15 - 公布日： 2021-08-06 - 主分类号： G06N3/063 文献下载
摘要：本发明涉及一种用于操作处理器的方法。第一数据存储保持高速缓存器行；神经处理单元加速器具有保持神经网络权重和从第一数据存储驱逐的高速缓存器行的第二数据存储；标记目录保持针对第一和第二数据存储两者中所储存的高速缓存器行的标记；响应于从第一数据存储驱逐高速缓存器行的请求，在第一模式下将高速缓存器行写入第二数据存储并且更新标记目录中的标记以指示高速缓存器行存在于第二数据存储中；以及在第二模式下将高速缓存器行写入系统存储器而非写入第二数据存储。
用于操作处理器方法

[发明专利]多核微处理器及其重新配置方法、计算机可读存储介质-CN201910324033.4有效
发明人： G·葛兰·亨利;泰瑞·派克斯;达魯斯·D·嘉斯金斯 -专利权人：威盛电子股份有限公司
申请日： 2014-08-28 - 公布日： 2021-05-07 - 主分类号： G06F15/177 文献下载
摘要：本发明提供一种多核微处理器及其重新配置方法、计算机可读存储介质。微处理器包括多个处理核及一被配置为指示每一处理核是否可启用或停用的配置暂存器。上述多个处理核中每一可启用的处理核被配置为读取在一第一实例中的配置暂存器以决定上述多个处理核中何者可启用或停用，以及基于在第一实例中配置暂存器的读取产生一各自的配置相关值。配置暂存器被更新以指示多个处理核中一先前可启用的处理核被停用。上述多个处理核中每一可启用的处理核被配置为读取在一第二实例中的配置暂存器以决定多个处理核中何者可启用或停用以及基于配置暂存器在第二实例中的读取产生各自的配置相关值。本发明具有更少的功率消耗。
多核微处理器及其重新配置方法计算机可读存储介质

[发明专利]具有可编程预取器的处理器-CN201810654756.6有效
发明人：葛兰·G·亨利;罗德尼·E·虎克;泰瑞·派克斯;道格拉斯·R·瑞德 -专利权人：上海兆芯集成电路有限公司
申请日： 2016-11-29 - 公布日： 2020-12-15 - 主分类号： G06F12/0862 文献下载
摘要：一种具有可编程预取器的处理器，其包括用于从外部存储器预取信息的可编程预取器。可编程预取器包括加载监视器、可编程预取引擎和预取请求器。加载监视器追踪通过处理器所发出的加载请求，以从外部存储器检索信息。可编程预取引擎被配置成通过至少一个预取程序来编程以运行为编程预取器，从而使得在处理器的操作期间，编程预取器基于通过处理器所发出的加载请求，生成至少一个预取地址。请求器使用每一所生成的预取地址从外部存储器预取信息。预取存储器可以存储一个或多个预取程序，并且可以包括预取编程器以基于正执行的进程从所存储的预取程序中进行选择来编程预取器。可以根据预取定义来配置每一预取程序。
具有可编程预取器处理器

[发明专利]具有包括动态可编程的功能单元的存储器控制器的处理器-CN201710873051.9有效
发明人： G·葛兰·亨利;罗德尼·E·虎克;泰瑞·派克斯;道格拉斯·R·瑞德 -专利权人：上海兆芯集成电路有限公司
申请日： 2017-09-25 - 公布日： 2020-12-15 - 主分类号： G06F12/0855 文献下载
摘要：一种具有包括动态可编程的功能单元的存储器控制器的处理器，该处理器包括存储器控制器，其中该存储器控制器用于使外部存储器和可编程功能单元即PFU接合。利用PFU程序来对PFU进行编程以修改存储器控制器的操作，其中该PFU包括可编程逻辑元件和可编程互连器。例如，利用PFU程序对PFU进行编程，以在处理器的操作期间添加功能或以其它方式修改存储器控制器的现有功能，从而增强该存储器控制器的功能。这样，一旦制造了处理器，存储器控制器的功能和/或操作不是固定的，而是作为代替，可以在制造之后修改存储器控制器，以诸如在执行相应进程时提高处理器的效率和/或增强处理器的性能。
具有包括动态可编程功能单元存储器控制器处理器

[发明专利]转换系统和将可执行程序转换为定制可执行程序的方法-CN201810355729.9有效
发明人： G·葛兰·亨利;罗德尼·E·虎克;泰瑞·派克斯;道格拉斯·R·瑞德 -专利权人：上海兆芯集成电路有限公司
申请日： 2016-11-29 - 公布日： 2020-10-30 - 主分类号： G06F9/30 文献下载
摘要：本发明涉及一种转换系统和将可执行程序转换为定制可执行程序的方法。该转换系统将与预定ISA相对应的标准可执行程序转换为能够由通用处理器执行的定制可执行程序。所述处理器包括能够被编程以执行UDI的PEU。转换系统包括PEU编程工具，PEU编程工具将处理器的PEU所要执行的处理操作的功能描述转换为用于对PEU进行编程以响应于UDI来执行处理操作的编程信息。转换器将标准可执行程序转换为定制可执行程序，并且包括优化例程，优化例程用于：利用指定的UDI替代标准可执行程序中的一部分，将UDI插入到定制可执行程序中，以及还插入用于指定UDI以及编程信息在定制可执行程序中的位置的UDI加载指令。
转换系统可执行程序定制方法

[发明专利]可编程设备及其操作方法和计算机可用介质-CN201810620150.0有效
发明人： G·葛兰·亨利;泰瑞·派克斯 -专利权人：上海兆芯集成电路有限公司
申请日： 2018-06-15 - 公布日： 2020-10-20 - 主分类号： G06F9/30 文献下载
摘要：本发明涉及一种可编程设备及其操作方法和计算机可用介质。该可编程设备包括：程序存储器，用于保持所述设备所拾取并执行的程序的指令；数据存储器，用于保持所述指令所处理的数据；状态寄存器，用于保持具有以下字段的状态：程序存储器地址，其中在该程序存储器地址处从所述程序存储器拾取最近一个指令；数据存储器访问地址，其中在该数据存储器访问地址处所述设备在所述数据存储器中最近一次对数据进行访问；以及重复计数，用于指示当前程序指令中所指定的操作尚待执行的次数。条件寄存器具有与状态寄存器字段相对应的条件字段。控制逻辑响应于检测为所述状态寄存器中所保持的状态满足条件寄存器中所指定的条件，产生针对处理核心的中断请求。
可编程设备及其操作方法计算机可用介质

[发明专利]微处理器、管理微处理器的电力消耗的方法及存储介质-CN201810673037.9有效
发明人： G·葛兰·亨利;泰瑞·派克斯 -专利权人：威盛电子股份有限公司
申请日： 2014-08-28 - 公布日： 2020-10-02 - 主分类号： G06F9/52 文献下载
摘要：一微处理器、管理微处理器的电力消耗的方法及存储介质，该微处理器包括一控制单元以及多个处理核。控制单元用以选择性地控制各自的时脉信号至每一多个处理核。每一处理器分别写入一值至上述控制单元。对于上述多个处理核的每一核，上述控制单元关闭至上述处理核的上述各自的时脉信号，以作为上述处理核将一值写入至上述控制单元的响应。当所有上述多个处理核已写入一值至上述控制单元且上述控制单元已关闭至所有上述多个处理核的上述各自的时脉信号时，上述控制单元侦测一情况已经发生。上述控制单元同时开启至所有上述多个处理核的上述各自的时脉信号，以作为侦测上述情况已经发生的响应。本发明能够更简单地写入同步请求。
微处理器管理电力消耗方法存储介质

[发明专利]处理器、用于操作处理器的方法和计算机可用介质-CN201810618974.4有效
发明人：道格拉斯·R·瑞德;G·葛兰·亨利;泰瑞·派克斯 -专利权人：上海兆芯集成电路有限公司
申请日： 2018-06-15 - 公布日： 2020-09-22 - 主分类号： G06N3/063 文献下载
摘要：本发明涉及一种处理器、用于操作处理器的方法和计算机可用介质。第一数据存储保持高速缓存器行；加速器具有保持加速器数据和从第一数据存储驱逐的高速缓存器行的第二数据存储；标记目录保持针对第一和第二数据存储两者中所储存的高速缓存器行的标记；模式指示符指示第二数据存储是正在第二数据存储保持从第一数据存储驱逐的高速缓存器行的第一模式下操作，还是正在第二数据存储保持加速器数据第二模式下操作。响应于从第一数据存储驱逐高速缓存器行的请求，在第一模式下控制逻辑将高速缓存器行写入第二数据存储并且更新标记目录中的标记以指示高速缓存器行存在于第二数据存储中；以及在第二模式下，控制逻辑转而将高速缓存器行写入系统存储器。
处理器用于操作方法计算机可用介质

[发明专利]多核微处理器及使用其省电的方法-CN201810985884.9有效
发明人： G·葛兰·亨利;泰瑞·派克斯;布兰特·比恩;史蒂芬·嘉斯金斯 -专利权人：威盛电子股份有限公司
申请日： 2014-08-28 - 公布日： 2020-08-11 - 主分类号： G06F1/3234 文献下载
摘要：本发明提供一种多核微处理器及使用其省电的方法。微处理器包括多个处理核、高速缓冲存储器及控制单元，其由停止至核的时脉信号使核睡眠。每一处理核执行睡眠指令作为控制单元所产生一各自使上述多个处理核睡眠的请求。控制单元使每一处理核睡眠以响应上述请求，侦测当所有核已产生各自请求以使其睡眠时，唤醒仅一最后处理核产生请求。最后处理核写回及使高速缓冲存储器失效，并指示高速缓冲存储器已失效及产生一请求至控制单元使最后处理核回到睡眠。控制单元当最后处理核写回且使高速缓冲存储器失效时，使最后处理核回到睡眠，并使其它处理核维持睡眠。本发明具有更少的功率消耗。
多核微处理器使用方法

1
2
3
4
5
6
7
8
9
下一页»
尾页
共 131 条