“G06F12/084”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果195个，建议您升级VIP下载更多相关专利

[发明专利]一种基于多芯粒层次化Cache一致性维护系统及方法-CN202310968432.0在审
发明人：乌绮;张琦滨;汪争;韩文艳;刘奔;黄颢彦;张鼎 -专利权人：无锡先进技术研究院
申请日： 2023-08-03 - 公布日： 2023-10-27 - 主分类号： G06F12/084 文献下载
摘要：本发明公开了一种基于多芯粒层次化Cache一致性维护系统及方法，系统包括至少两个芯粒，每个芯粒包括核组、局部一致性控制模块、全局一致性控制模块和主存；核组包括至少一个核心，每个核心拥有私有Cache；局部一致性控制模块包括LLC，用于维护核组中核心与LLC之间的数据一致性；全局一致性控制模块用于维护各芯粒中LLC与主存之间的数据一致性。本发明解决了多芯粒互联分布共享存储处理器系统中Cache一致性问题，适用于多核心、多芯粒、多级缓存的复杂处理器结构。
一种基于多芯粒层次 cache 一致性维护系统方法

[发明专利]一种与处理器流水线伪同频的ICache实现方法-CN201911361276.1有效
发明人：顾晓峰;李青青;虞致国 -专利权人：江南大学
申请日： 2019-12-26 - 公布日： 2023-10-27 - 主分类号： G06F12/0846 文献下载
摘要：本发明公开了一种与处理器流水线伪同频的ICache实现方法，属于集成电路技术领域。所述方法包括，步骤1：确定ICache的组织结构和工作频率；步骤2：设计ICache的访问和更新策略；步骤3：根据更新策略，确定每个存储体的时钟，保证伪同频ICache一个周期内可填充2*BW位宽的指令数据；步骤4：第一个周期请求访问ICache时，将Data存储体和Tag存储体相应地址的所有路的指令数据和valid+tag取出；步骤5：第二个周期请求访问ICache时，控制电路进行命中判断和Cacheline的有效判断。该方法能够实现ICache在处理器流水线的2分频下工作，且以流水线的时钟频率处理访问请求。
一种处理器流水线 icache 实现方法

[发明专利]用于当取回像素核时降低存储器延迟的方法、系统和设备-CN202310673704.4在审
发明人： R·博伊德;R·里士满 -专利权人：莫维迪乌斯有限公司
申请日： 2018-05-18 - 公布日： 2023-10-13 - 主分类号： G06F12/0846 文献下载
摘要：公开了用于在取回像素核时减少存储器延迟的方法、系统、装置和制造品。示例装置包括：预取核索回器，用于基于来自硬件加速器的第一请求来生成块标签，该第一请求包括设置在第一图像块中的第一像素的第一坐标；以及存储器接口引擎，用于基于块标签将该第一图像块存储在高速缓冲存储中，该第一图像块包括多个像素，该多个像素包括该像素，以及核索回器，用于当接收到包括设置在第一图像块中的第二像素的第二坐标的第二请求时，并行地访问包括在高速缓冲存储中的两个或更多个存储器设备，以传输包括第一图像块的多个图像块。
用于取回像素降低存储器延迟方法系统设备

[发明专利]一种数字逻辑电路的路径信息存储方法、系统及存储介质-CN202211478963.3在审
发明人：赵然 -专利权人：赵然
申请日： 2022-11-23 - 公布日： 2023-10-03 - 主分类号： G06F12/0846 文献下载
摘要：本申请公开了一种数字逻辑电路的路径信息存储方法、系统及存储介质，涉及数字逻辑电路技术领域，其包括将输入的数字逻辑电路转化成门级电路；获取数字逻辑电路中的关键路径初始点；基于迭代函数迭代所述门级电路中的逻辑门，并将迭代后的逻辑门转成BDD节点压入栈中；判断是否迭代到寄存器的输入，若是，则将栈进行保存，若否则继续迭代；判断保存的栈是否为最长栈，若是最长栈则保留，若不是最长栈则删除继续迭代，其中最长栈即为关键路径。本申请具有减少数字逻辑电路关键路径选取过程中存储的占用空间效果。
一种数字逻辑电路路径信息存储方法系统介质

[发明专利]使用基于数据指纹的数据地址的高速缓存编索引-CN202280014891.9在审
发明人： L·J·桑德斯;B·萨斯森;G·D·哈奇森 -专利权人：国际商业机器公司
申请日： 2022-02-02 - 公布日： 2023-10-03 - 主分类号： G06F12/0842 文献下载
摘要：提供了基于高速缓存的数据的数据指纹来对高速缓存存储系统中的数据地址编索引的高速缓存存储系统编索引方法，其中数据指纹由用于引用高速缓存存储系统中的数据的去重复的去重复指纹功能生成。还提供了对高速缓存存储系统的数据操作的计算机实现的方法，包括：通过将去重复指纹功能应用于写入操作的数据，或者通过访问读取操作的去重复元数据，获得数据操作的数据的数据指纹，以获得通过使用用于缓存存储系统中的数据的去重复的去重复指纹功能而生成的数据指纹；以及基于数据的数据指纹，使用到具有地址模式的高速缓存存储系统的编索引服务。
使用基于数据指纹地址高速缓存索引

[发明专利]分布式语义感知高速缓存-CN202180091941.9在审
发明人：西奥多罗斯·格孔图瓦斯;雷晖;唐洪亮;汤志豪;王勇;吴宁 -专利权人：华为技术有限公司
申请日： 2021-01-26 - 公布日： 2023-09-22 - 主分类号： G06F12/084 文献下载
摘要：提供了一种在用户之间共享高速缓存数据的分布式数据分析平台上执行数据分析过程的系统。所述系统从用户接收语义感知存储命令，将用于执行来自用户的语义感知存储命令的DAG计划转换成转换后的DAG计划以便由分布式多层共享高速缓存执行，并执行至少包括最终存储命令的所述转换后的DAG计划。所述转换后的DAG计划的执行结果存储至所述分布式多层共享高速缓存。所述转换后的DAG计划的执行可以通过以下方式来优化：审查经高速缓存的中间数据，以确定所述DAG计划的分支是否可以通过直接加载数据来修剪，数据的重分区是否可以消除分区或洗牌阶段，或者随后操作是否可以使用数据跳过索引消除分区。
分布式语义感知高速缓存

[发明专利]缓存管理系统、方法、专网缓存管理系统及设备-CN202310493466.9有效
发明人：王盟;贾浩楠;李陛毅;张鹏宇;洪国春;姚怡东;杨光 -专利权人：阿里巴巴达摩院（杭州）科技有限公司
申请日： 2023-04-28 - 公布日： 2023-09-22 - 主分类号： G06F12/084 文献下载
摘要：本申请实施例提供了一种缓存管理系统、方法、专网缓存管理系统及设备。缓存管理系统包括：计算处理模块，包括用于实现数据处理操作的缓存资源，缓存资源中的最后一级缓存包括数据直通缓存；数据面功能模块，运行在计算处理模块上，用于获取待处理的数据包，并利用缓存资源对数据包进行处理；缓存管理模块，与数据面功能模块和计算处理模块通信连接，用于获取与数据包相对应的数据包属性以及与数据面功能模块相对应的数据接收属性；基于数据包属性、数据接收属性以及数据直通缓存进行缓存管理。本实施例中，有效地实现了对计算处理模块中的缓存资源进行灵活调整和管理操作，减少了缓存资源使用不当的情况。
缓存管理系统方法设备

[发明专利]共享缓存的管理方法、装置及存储介质-CN202210908210.5在审
发明人：陈泽晖;董如良 -专利权人：华为技术有限公司
申请日： 2022-07-29 - 公布日： 2023-09-15 - 主分类号： G06F12/084 文献下载
摘要：一种共享缓存的管理方法、装置及存储介质，涉及计算机技术领域。该方法包括：确定访问共享缓存的K个类别中每个类别的IO请求访问共享缓存的访问特性。根据确定的访问特性和共享缓存的命中率确定每个类别的IO请求在共享缓存中的分区大小及淘汰算法。将每个类别的IO请求在共享缓存中的缓存大小配置为确定出的分区大小，以及将每个类别的IO请求在共享缓存中的淘汰算法配置为确定出淘汰算法。该方法能够提高共享缓存中的缓存性能。
共享缓存管理方法装置存储介质

[发明专利]基于缓存一致性的互连的近数据处理加速器-CN202310172463.5在审
发明人：皇甫文沁;A·张;K·T·马拉迪 -专利权人：三星电子株式会社
申请日： 2023-02-16 - 公布日： 2023-09-05 - 主分类号： G06F12/0842 文献下载
摘要：公开了存储器系统(115)。存储器系统(115)可以包括第一缓存一致性互连存储器模块(310)和第二缓存一致性互连存储器模块(310)。缓存一致性互连交换机(305)可以将第一缓存一致性互连存储器模块(310)、第二缓存一致性互连存储器模块(310)和处理器(110)连接。处理元件(315)可以处理存储在第一缓存一致性互连存储器模块(310)和第二缓存一致性互连存储器模块(310)中的至少一个上的数据。
基于缓存一致性互连数据处理加速器

[发明专利]用于控制分层存储器系统的方法和装置-CN201811141994.3有效
发明人：普拉卡什·S·拉马赫亚尼;约舒亚·兰达尔;温迪·阿诺特·埃萨瑟 -专利权人： ARM有限公司
申请日： 2018-09-28 - 公布日： 2023-09-05 - 主分类号： G06F12/0846 文献下载
摘要：本公开涉及用于控制分层存储器系统的方法和装置。一种用于控制分层存储器系统中的数据组织的方法和设备，其中系统包括较低带宽存储器和较高带宽存储器。计算设备在第一时间间隔中的动作对分层存储器系统的访问被监视以确定第一带宽利用率测量值，从该第一带宽利用率测量值确定动作是否处于高带宽阶段，对于高带宽阶段而言，第一带宽利用率测量值大于上限值。从置信度计数器进一步确定所监视的访问是关于第一指令还是关于访问的存储器地址。当动作处于高带宽阶段并且访问是一致的并且较高带宽存储器的带宽利用率低于阈值时，与访问相关联的数据从较低带宽存储器移动到较高带宽存储器。
用于控制分层存储器系统方法装置

[发明专利]处理器多组访存队列的保序方法、系统及相关设备-CN202310740730.4有效
发明人：毛翔宇 -专利权人：睿思芯科（深圳）技术有限公司
申请日： 2023-06-21 - 公布日： 2023-09-01 - 主分类号： G06F12/0846 文献下载
摘要：本发明涉及处理器架构技术领域，本发明公开了一种处理器多组访存队列的保序方法、系统及相关设备，保序方法包括以下步骤：预设队列总深度；其中，队列总深度包括多组子队列；根据队列总深度确定年龄矩阵的维度；对年龄矩阵进行初始化处理，获得年龄矩阵的初始年龄信息；其中，初始年龄信息包括子队列的条目；接收预设指令进入队列总深度时，按时间顺序更新年龄矩阵中对应行列的相关位置，记录年龄信息；通过多组子队列发起请求，查找本地与全局年龄信息，用于保序操作。本发明的处理器多组访存队列的保序方法能够降低了子队列查询时的功耗面积与延迟以及多组访存队列间保序的复杂度，进而保证大深度队列设计下的可实现性与性能。
处理器多组访存队列方法系统相关设备

[发明专利]用于缓存管理的方法和设备-CN201710526281.8有效
发明人：杨利锋;贾瑞勇;李雄成;高宏坡;徐鑫磊 -专利权人：伊姆西IP控股有限责任公司
申请日： 2017-06-30 - 公布日： 2023-09-01 - 主分类号： G06F12/0846 文献下载
摘要：本公开的实施例涉及用于缓存管理的方法和设备。该方法包括：响应于接收针对缓存逻辑单元的写请求，确定与该缓存逻辑单元相关联的多个缓存空间中的第一缓存空间是否被锁定；响应于确定该第一缓存空间被锁定，获取该多个缓存空间中的第二缓存空间，该第二缓存空间不同于该第一缓存空间并且处于未锁定状态；以及在该第二缓存空间执行针对该缓存逻辑单元的该写请求。
用于缓存管理方法设备

[发明专利]持久性存储器装置及应用持久性存储器装置的方法-CN202310165431.2在审
发明人：奇亮奭;朴赞益;柳星旭 -专利权人：三星电子株式会社
申请日： 2023-02-24 - 公布日： 2023-08-29 - 主分类号： G06F12/0846 文献下载
摘要：公开了一种持久性存储器装置及应用持久性存储器装置的方法。所述持久性存储器装置可包括高速缓存一致性互连接口。所述持久性存储器装置可包括易失性存储设备和非易失性存储设备。易失性存储设备可至少包括第一区域和第二区域。备用电源可被配置为选择性地向易失性存储设备的第二区域提供备用电力。控制器可控制易失性存储设备和非易失性存储设备。所述持久性存储器装置可至少部分地基于用于所述持久性存储器装置的主电力的丢失，在将数据从易失性存储设备的第二区域传送到非易失性存储设备的同时使用备用电源。
持久性存储器装置应用方法

[发明专利]高速缓存管理系统和方法-CN201710638037.0有效
发明人：胡国玉;周巧生;吕烁 -专利权人：伊姆西IP控股有限责任公司
申请日： 2017-07-31 - 公布日： 2023-08-15 - 主分类号： G06F12/0842 文献下载
摘要：一种用于在计算设备处标识高速缓存系统中的一个或多个高速缓存页面的方法、计算机程序产品和计算系统。一个或多个高速缓存页面可以被重构为一个或多个高速缓存页面内的一个或多个高速缓存单元。多个并行IO请求可以在一个或多个高速缓存页面内的一个或多个高速缓存单元上被执行。
高速缓存管理系统方法

[发明专利]一种基于JVM缓存处理追溯数据并发请求的方法-CN201810863056.8有效
发明人：张建 -专利权人：浪潮软件集团有限公司
申请日： 2018-08-01 - 公布日： 2023-08-04 - 主分类号： G06F12/084 文献下载
摘要：本发明公开了一种基于JVM缓存处理追溯数据并发请求的方法，属于互联网行业应用软件技术领域。本发明的基于JVM缓存处理追溯数据并发请求的方法，包括设定统一的接口协议标准和实现内部处理。该发明的基于JVM缓存处理追溯数据并发请求的方法能够对外提供方便快捷的接口协议，对内提供稳定而高效的并发存储处理能力，具有很好的推广应用价值。
一种基于 jvm 缓存处理追溯数据并发请求方法

1
2
3
4
5
6
7
8
9
10
11
12
13
下一页»
尾页
共 195 条