“高速缓存存储器”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果9753401个，建议您升级VIP下载更多相关专利

[发明专利]用于实现便笺式存储器的装置和方法-CN201380062175.9有效
发明人： C·J·休斯;D·S·库迪亚;D·金;J·S·朴;R·M·俞 -专利权人：英特尔公司
申请日： 2013-06-24 - 公布日： 2018-10-12 - 主分类号： G06F12/1009 文献下载
摘要：一种用于使用优先级提示在高速缓存内实现便笺式存储器的装置和方法。例如，根据一个实施例的方法包括：为使用高速缓存的部分实现的便笺式存储器提供优先级提示；基于该优先级提示确定页替换优先级；将该页替换优先级存储在与页相关联的页表项(PTE)中；以及使用该页替换优先级确定是否从该高速缓存逐出与该便笺式存储器相关联的一个或多个高速缓存行
用于实现便笺存储器装置方法

[发明专利]控制器、包括控制器的存储器系统及由控制器执行的方法-CN202210046022.6在审
发明人：朴秀镇;姜芝娟;李原炯 -专利权人：爱思开海力士有限公司
申请日： 2022-01-17 - 公布日： 2022-10-18 - 主分类号： G06F12/0811 文献下载
摘要：本发明涉及一种存储器系统，该存储器系统包括：存储器装置，包括存储块；以及控制器，被配置为响应于从主机接收的、针对存储块之中的所选择存储块的编程请求或读取请求，将分配有第一逻辑地址的第一数据存储在高速缓存组中，为存储在高速缓存组中的第一数据生成第一条目，并且响应于分配有第一逻辑地址的第二数据，为第二数据生成第二条目，第二数据在第一数据被存储在高速缓存中之后被存储在高速缓存组中。
控制器包括存储器系统执行方法

[发明专利]用于在页高速缓存中持久性地高速缓存存储数据的方法和设备-CN201810166314.7在审
发明人： S.K.库马尔;D.R.苏巴雷迪;J.R.杰克森 -专利权人：英特尔公司
申请日： 2018-02-28 - 公布日： 2018-10-23 - 主分类号： G06F12/0882 文献下载
摘要：本发明涉及用于在页高速缓存中持久性地高速缓存存储数据的方法和装置。在一个实施例中，一种设备包括用来存储操作系统的可执行指令的存储器；以及处理器，其用来：识别来自应用程序的对数据的请求；确定持久性页高速缓存是否存储数据的拷贝，其中该持久性页高速缓存可由处理器直接寻址并且用来高速缓存不可由处理器直接寻址的存储设备的数据；以及从持久性页高速缓存访问数据。
高速缓存存储数据持久性处理器持久性地直接寻址存储操作系统高速缓存访问方法和设备方法和装置可执行指令存储设备应用程序存储器拷贝

[发明专利]存储器资源的改善使用-CN201410410264.4在审
发明人： J·梅雷迪思;R·G·伊舍伍德;H·杰克逊 -专利权人：想象力科技有限公司
申请日： 2014-08-20 - 公布日： 2015-03-18 - 主分类号： G06F12/08 文献下载
摘要：本文公开了存储器资源的改善使用。描述了增加在处理器内的存储器资源的效率的方法。在实施例中，替代包括用于存储与DSP指令相关联的数据的专用DSP间接寄存器，这个数据被存储在高速缓存内的已分配和锁定的区域中。随后设置用于存储DSP数据的任何高速缓存行的状态以防止数据被写入存储器。在高速缓存内的已分配区域的尺寸可根据需要被存储的DSP数据的量进行变化，且当没有DSP指令在运行时，没有高速缓存资源被分配用于存储DSP数据。
存储器资源改善使用

[发明专利]用于CXL驱动器中的高RAS特征的具有CRC+RAID架构的影子DRAM、系统及方法-CN202310105085.9在审
发明人： S·K·提鲁马莱;杨玲明;A·马宗达;N·加杰拉 -专利权人：美光科技公司
申请日： 2023-01-30 - 公布日： 2023-07-25 - 主分类号： G11C29/42 文献下载
摘要：本公开涉及用于CXL驱动器中的高RAS特征的具有CRC+RAID架构的影子DRAM、系统及方法。系统、设备和方法可包含一种用于提供高可靠性、可用性和可服务性RAS的多级高速缓存。所述多级高速缓冲存储器包括影子DRAM，其设置于耦合到存储器控制器高速缓存的易失性主存储器模块上，所述存储器控制器高速缓存设置于存储器控制器上。在第一写入操作期间，所述存储器控制器将利用强错误校正码ECC的数据从所述存储器控制器高速缓存写入到所述影子DRAM，而不写入RAID(廉价磁盘冗余阵列)奇偶校验数据。在第二写入操作期间，所述存储器控制器从所述影子DRAM写入利用所述强ECC的所述数据及写入所述RAID奇偶校验数据到设置于所述易失性主存储器模块上的存储器装置。
用于 cxl 驱动器中的 ras 特征具有 crc raid 架构影子 dram 系统方法

[发明专利]磁盘装置以及执行同步化指令的方法-CN201510547489.9在审
发明人：梅田通彦;泉泽祐介;菅原信广;增山秀和 -专利权人：株式会社东芝
申请日： 2015-08-31 - 公布日： 2016-12-07 - 主分类号： G06F3/06 文献下载
摘要：涉及磁盘装置和执行同步化指令的方法，实施方式的磁盘装置包括盘、易失性存储器以及控制器。所述盘包括转移保存区域和用户数据区域。所述易失性存储器包括高速缓存区域和高速缓存管理区域。所述控制器根据同步化指令将由所述高速缓存管理区域内的管理记录所示的未写入所述用户数据区域的写入高速缓存数据写入所述转移保存区域。
磁盘装置以及执行同步指令方法

[发明专利]具有可作为高速缓存存储器或神经网络单元存储器操作的存储器阵列的处理器-CN201710947168.7有效
发明人： G·葛兰·亨利;道格拉斯·R·瑞德 -专利权人：上海兆芯集成电路有限公司
申请日： 2017-10-12 - 公布日： 2020-08-25 - 主分类号： G06N3/063 文献下载
摘要：一种处理器，包括模式指示器、多个处理核心及神经网络单元(NNU)，所述神经网络单元包括存储器阵列、神经处理单元(NPU)的阵列、高速缓存控制逻辑电路及选择逻辑电路，所述选择逻辑电路被配置为选择性地将多个NPU和所述高速缓存控制逻辑电路耦合到所述存储器阵列。当模式指示器指示第一模式时，所述选择逻辑电路使得所述多个NPU能够从所述存储器阵列读取神经网络权重，以使用所述权重来执行计算。当模式指示器指示第二模式时，选择逻辑电路使得所述多个处理核心能够通过所述高速缓存控制逻辑电路访问作为高速缓存存储器的所述存储器阵列。
具有作为高速缓存存储器神经网络单元操作阵列处理器

[发明专利]具有基于线程标识符的缓存清除的多线程缓存方法和装置-CN03812946.9无效
发明人：俄代姆·霍克尼克;约翰·C.·格罗斯尼尔;阿瑟·J.·霍安;梅安·贸德基尔;王胜宏 -专利权人：杉桥技术公司
申请日： 2003-06-03 - 公布日： 2005-08-24 - 主分类号： G06F12/00 文献下载
摘要：一种用于在多线程处理器中使用的高速缓冲存储器，包括多个组关联线程高速缓存，带有一个或多个线程高速缓存(400′)，每一个都实现基于线程的清除处理，其减少了所述高速缓冲存储器中所需的替换策略存储量。在示例性实施例中，至少一个特定线程高速缓存包括具有多组存储位置(组1－组4)的存储器阵列(402)和用于存储标签(404－k)的目录(404)，每个标签与存储位置之一的特定地址的至少一部分相对应，所述目录(404)具有多个条目，每个条目存储多个标签(404－k)，从而如果存储器阵列中有n组存储位置，则有n个标签(404－k)与各目录条目相关联。目录(404)被用于在访问请求和存储器阵列的存储位置之间实现组关联地址映射。结合一个高速缓存未命中事件，至少部分地基于给定线程高速缓存的线程标识符的至少一部分，从该给定的线程高速缓存中选出一个特定存储位置中的条目用于清除。
具有基于线程标识符缓存清除多线程方法装置

[发明专利]微码仿真存储器的高速缓存-CN200880018278.4有效
发明人： G·劳特巴赫;B·R·霍洛韦;M·G·布特勒;S·赖 -专利权人：先进微装置公司
申请日： 2008-05-28 - 公布日： 2010-05-12 - 主分类号： G06F12/08 文献下载
摘要：一种处理器，包括含有1阶高速缓存和更高阶高速缓存的高速缓存层次结构。该处理器映射部分的物理存储器空间到部分的该更高阶高速缓存、执行指令，至少一些该指令包括微码，允许微码来存取该更高阶高速缓存的该部分、与防止不包括微码的指令来存取该更高阶高速缓存的该部分。该物理存储器空间的该第一部分系可永久地分配给微码来使用。该处理器可把该更高阶高速缓存的该第一部分的一个或更多的高速缓存列从该更高阶高速缓存移到该1阶高速缓存的第一部分、允许微码来存取该第一1阶高速缓存的该第一部分，与防止不包括微码的指令来存取该第一1阶高速缓存的该第一部分
微码仿真存储器高速缓存

[发明专利]具有标记状态和历史信息的高速缓存相干性协议-CN98125994.4无效
发明人：拉维·库玛·阿里米利;约翰·史蒂文·多德森;杰里·唐·刘易斯 -专利权人：国际商业机器公司
申请日： 1998-12-31 - 公布日： 1999-09-29 - 主分类号： G06F13/14 文献下载
摘要：一种高速缓存相干性协议使用一种“标记”相干性状态以追踪将修改值写回至系统存储器的责任,允许插入该值而不必立即将它写回至系统存储器,因而增加存储器频带。该标记状态能赋予最近刚装载修改值的高速缓存线,从而在高速缓存间(水平地)迁涉。能进一步使用与标记状态有关的历史状态。本发明也能用于具有群集处理单元的多处理器计算机系统,以使标记状态能用于支持单独处理单元群集的每个组中的高速缓存线中的一条。可将优先级赋予不同高速缓存状态,包括标记状态,以响应于访问相应存储块的请求。
具有标记状态历史信息高速缓存相干性协议

[发明专利]具有高速缓存相干存储器和服务器链接交换机的系统-CN202110585663.4在审
发明人： K.T.马拉迪;A.张;E.M.纳贾法巴迪 -专利权人：三星电子株式会社
申请日： 2021-05-27 - 公布日： 2021-12-03 - 主分类号： H04L12/933 文献下载
摘要：一种用于管理存储器资源的系统和方法。在一些实施例中，该系统包括第一服务器、第二服务器和连接到第一服务器并连接到第二服务器的服务器链接交换机。第一服务器可以包括存储程序处理电路、高速缓存相干交换机和第一存储器模块。在一些实施例中，第一存储器模块连接到高速缓存相干交换机，高速缓存相干交换机连接到服务器链接交换机，并且存储程序处理电路连接到高速缓存相干交换机。
具有高速缓存相干存储器服务器链接交换机系统

[发明专利]使用高速缓存一致性协议数据来解耦跟踪数据流-CN201980008659.2有效
发明人： J·莫拉 -专利权人：微软技术许可有限责任公司
申请日： 2019-01-09 - 公布日： 2023-10-24 - 主分类号： G06F11/36 文献下载
摘要：使用高速缓存一致性协议(CCP)数据来解耦跟踪数据流。一个或多个跟踪数据流包括与执行多个线程有关的高速缓存活动跟踪数据和CCP跟踪数据。高速缓存活动跟踪数据包括线程间数据相依性，线程间数据相依性包括相依高速缓存活动跟踪条目，每个相依高速缓存活动跟踪条目依赖于被跟踪的线程之间的CCP相依性来记录对应线程进行的对应存储器访问。移除线程间数据相依性，以针对多个线程中的每个线程创建使得每个线程能够被独立地重放的独立高速缓存活动跟踪数据。针对每个相依高速缓存活动跟踪条目，该移除包括：(i)基于被跟踪的线程之间的CCP相依性，标识对应线程进行的对应存储器访问的对应值，以及(ii)代表对应线程记录对应存储器访问的对应值。
使用高速缓存一致性协议数据来解耦跟踪数据流

[发明专利]乱序加载的基于锁的和基于同步的方法-CN201380042996.6有效
发明人： M·阿布达拉 -专利权人：英特尔公司
申请日： 2013-06-12 - 公布日： 2018-02-13 - 主分类号： G06F9/38 文献下载
摘要：在处理器中，一种用于在使用共享存储器资源的存储器一致性模型中的乱序加载的基于锁的方法。该方法包括实现能够由多个核心访问的存储器资源；以及实现访问掩码，该访问掩码通过跟踪高速缓存的哪些字经由加载被访问来运行，其中高速缓存线包括存储器资源，其中乱序加载在访问高速缓存线的字时设置访问掩码内的掩码位该方法还包括在执行从多个核心到高速缓存线的后续存储时检查访问掩码；以及当到高速缓存线的部分的后续存储在访问掩码中见到来自加载的在先标记时引发缺失预测，其中后续存储将通过使用跟踪符寄存器和线程ID寄存器来用信号发送对应于该加载的加载队列条目
加载基于同步方法

[发明专利]数据储存装置与快闪存储器控制方法-CN201310131475.X在审
发明人：郑张铠;柯冠宇 -专利权人：慧荣科技股份有限公司
申请日： 2013-04-16 - 公布日： 2014-09-03 - 主分类号： G06F3/06 文献下载
摘要：数据储存装置与其中快闪存储器的控制方法。该方法包括：将快闪存储器的多个区块划分由多个存取通道作存取；于一随机存取存储器中规划至少一套高速缓存空间，所述一套高速缓存空间针对上述多个存取通道分别提供写入数据的占存空间；令一主机下达的写入数据分散对应上述多个存取通道；以及，于上述一套高速缓存空间中关于上述各个存取通道所对应的数据暂存空间均整理完成后，将整理完成的数据自该套高速缓存空间依照所属的存取通道写入该快闪存储器。
数据储存装置闪存控制方法

[发明专利]数据储存装置与快闪存储器控制方法-CN201310131428.5有效
发明人：郑张铠;柯冠宇 -专利权人：慧荣科技股份有限公司
申请日： 2013-04-16 - 公布日： 2014-09-03 - 主分类号： G06F13/16 文献下载
摘要：数据储存装置与其中快闪存储器的控制方法。该方法包括：将快闪存储器的多个区块划分由多个存取通道作存取；于一随机存取存储器中规划至少一套高速缓存空间，所述一套高速缓存空间针对上述多个存取通道分别提供写入数据的占存空间；令一主机下达的写入数据分散对应上述多个存取通道；以及，于上述一套高速缓存空间中关于上述各个存取通道所对应的数据暂存空间均整理完成后，将整理完成的数据自该套高速缓存空间依照所属的存取通道写入该快闪存储器。
数据储存装置闪存控制方法