“G.葛兰.亨利”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果47个，建议您升级VIP下载更多相关专利

[发明专利]微处理器与其中安全执行指令的方法-CN201611195519.5有效
发明人： G.葛兰.亨利;泰瑞.派克斯;布兰特.比恩;汤姆士.A.克理斯宾 -专利权人：威盛电子股份有限公司
申请日： 2011-05-25 - 公布日： 2021-04-20 - 主分类号： G06F9/30 文献下载
摘要：本发明涉及微处理器以及相关的操作方法。在微处理器中规划一安全存储器，储存解密所需的信息。该安全存储器的存取有所限制，以避免遭恶意盗取。在安全执行模式，该安全存储器的存取基于所欲解密的加密指令的地址。该微处理器更可对取自安全存储器的数据进行调整，更提升解密密钥的复杂度。
微处理器其中安全执行指令方法

[发明专利]微处理器以及相关的操作方法-CN201710066089.5有效
发明人： G.葛兰.亨利;泰瑞.派克斯;布兰特.比恩;汤姆士.A.克理斯宾 -专利权人：威盛电子股份有限公司
申请日： 2011-05-25 - 公布日： 2020-08-07 - 主分类号： G06F12/0875 文献下载
摘要：本发明涉及微处理器以及相关的操作方法。该微处理器用以操作以解密加密指令数据为纯文字指令数据并安全地予以执行，避免加密指令数据在该微处理器外部被看见。该微处理器包含:主密钥寄存器，包含多个主密钥；选择逻辑电路，从多个主密钥中选取至少两个主密钥之组合；密钥扩展电路，对所选取的主密钥执行至少一数学运算以产生该解密密钥；以及指令译码电路，对该加密指令数据与该解密密钥执行一数学运算以对该加密指令数据进行解密而产生该纯文字指令数据。
微处理器以及相关操作方法

[发明专利]具有条件指令的微处理器及其处理方法-CN201711069237.5有效
发明人： G.葛兰.亨利;泰瑞.派克斯;罗德尼.E.虎克 -专利权人：威盛电子股份有限公司
申请日： 2012-04-09 - 公布日： 2020-06-12 - 主分类号： G06F9/30 文献下载
摘要：一种具有一指令集架构的微处理器。该指令集架构是定义有一指令，其包含一立即字段，其具有一第一部分指定一第一数值与一第二部分指定一第二数值，该指令指示该微处理器执行操作将一固定数值作为其中之一的来源操作数，该固定数值是将第一数值基于第二数值转动/移动一定数量的位而获得。该微处理器包含：指令转译器，将指令转译为至少一立即ALU微指令，其中立即ALU微指令是以不同于指令集架构所定义的指令编码方式进行编码；以及执行管线，执行由指令转译器所产生的微指令，以产生由指令集架构定义的结果。其中指令转译器而非该执行管线，依据第一数值与第二数值产生固定数值作为给立即ALU微指令的一来源操作数，供该执行管线执行。
具有条件指令微处理器及其处理方法

[发明专利]用以改善在处理器中重新执行加载的装置与方法-CN201510930865.2有效
发明人：吉拉德.M.卡尔;柯林.艾迪;G.葛兰.亨利 -专利权人：上海兆芯集成电路有限公司
申请日： 2015-12-14 - 公布日： 2020-06-09 - 主分类号： G06F9/445 文献下载
摘要：用以改善在处理器中重新执行加载的装置与方法。该装置包括第一保留站和第二保留站。第一保留站派送第一加载微指令，且若第一加载微指令是指示从多个规定的资源的其中一个上提取操作数的规定的加载微指令，在保留总线进行检测和指示。第二保留站耦接至保留总线，且在第一数量的时钟周期后，派送和第一加载微指令相依的新微指令以进行执行，且若第一加载微指令是规定的加载微指令，第二保留站缓存新微指令的派送，直到第一加载微指令取得操作数。规定的资源包括经由存储器总线耦接至乱序处理器的系统存储器，其中系统存储器包括一或多页表，用以存储虚拟地址和物理地址间的映射。
用以改善处理器重新执行加载装置方法

[发明专利]用以改善在处理器中重新执行加载的装置与方法-CN201510927589.4有效
发明人：吉拉德.M.卡尔;柯林.艾迪;G.葛兰.亨利 -专利权人：上海兆芯集成电路有限公司
申请日： 2015-12-14 - 公布日： 2019-04-05 - 主分类号： G06F9/445 文献下载
摘要：用以改善在处理器中重新执行加载的装置与方法。一装置包括第一保留站和第二保留站。第一保留站派送第一加载微指令，且若第一加载微指令是指向多个非内核资源的其中一个的多个规定的加载微指令的其中一个，在保留总线进行检测和指示。第二保留站耦接至保留总线，且在第一数量的时钟周期后，派送和第一加载微指令相依的新微指令以进行执行，以及若第一加载微指令是规定的加载微指令的其中一个，第二保留站缓存新微指令的派送，直到第一加载微指令取得操作数。非内核资源包括随机存取存储器，用以储存对应乱序处理器的微程序代码的派送，其中在初始化时，存取随机存取存储器以提取微程序代码的派送。
用以改善处理器重新执行加载装置方法

[发明专利]用以改善在处理器中重新执行加载的装置与方法-CN201510927596.4有效
发明人：吉拉德.M.卡尔;柯林.艾迪;G.葛兰.亨利 -专利权人：上海兆芯集成电路有限公司
申请日： 2015-12-14 - 公布日： 2019-03-12 - 主分类号： G06F9/38 文献下载
摘要：该装置包括第一保留站和第二保留站。第一保留站用以派送第一加载微指令，且若第一加载微指令是指示从规定的资源而非从内核上的高速缓存上提取操作数的规定的加载微指令，在保留总线进行检测和指示。第二保留站耦接至保留总线，在第一加载微指令被派送后的第一数量的时钟周期之后，用以派送和第一加载微指令相依的新微指令以进行执行，且若在保留总线上指示了第一加载微指令是规定的加载微指令，第二保留站缓存新微指令的派送，直到第一加载微指令取得操作数。规定的资源包括用以执行中断操作的高阶可编程中断控制器。
用以改善处理器重新执行加载装置方法

[发明专利]用以改善在处理器中重新执行加载的装置与方法-CN201510927507.6有效
发明人：吉拉德.M.卡尔;柯林.艾迪;G.葛兰.亨利 -专利权人：上海兆芯集成电路有限公司
申请日： 2015-12-14 - 公布日： 2019-03-12 - 主分类号： G06F9/38 文献下载
摘要：用以改善在处理器中重新执行加载的装置与方法。一装置包括第一保留站和第二保留站。第一保留站派送第一加载微指令，且若第一加载微指令是指示多个非内核资源的其中一个的多个规定的加载微指令的其中一个，在保留总线进行检测和指示。第二保留站耦接至保留总线，且在第一加载微指令派送后的第一数量的时钟周期之后，派送和第一加载微指令相依的一或多个新的微指令以进行执行，以及若在保留总线上指示第一加载微指令是多个规定的加载微指令，缓存一或多个新微指令的派送，直到第一加载微指令取得操作数。非内核资源包括不在内核上的高速缓存。
用以改善处理器重新执行加载装置方法

[发明专利]用以改善在处理器中重新执行加载的装置与方法-CN201510930218.1有效
发明人：吉拉德.M.卡尔;柯林.艾迪;G.葛兰.亨利 -专利权人：上海兆芯集成电路有限公司
申请日： 2015-12-14 - 公布日： 2019-03-12 - 主分类号： G06F9/24 文献下载
摘要：用以改善在处理器中重新执行加载的装置与方法。该装置包括第一保留站和第二保留站。第一保留站用以派送第一加载微指令，且若第一加载微指令是指示从多个规定的资源的其中一个而非从内核上的高速缓存上提取操作数的规定的加载微指令，在保留总线进行检测和指示，其中规定的加载微指令要求至少一第一数量的时钟周期以提取所述操作数。第二保留站耦接至保留总线，且在第一加载微指令派送的第一数量的时钟周期后，派送和第一加载微指令相依的一或多个新微指令以进行执行，且若在保留总线上指示了，第一加载微指令是规定的加载微指令，缓存新微指令的派送，直到第一加载微指令取得操作数。
用以改善处理器重新执行加载装置方法

[发明专利]用以改善在处理器中重新执行加载的装置与方法-CN201510930120.6有效
发明人：吉拉德.M.卡尔;柯林.艾迪;G.葛兰.亨利 -专利权人：上海兆芯集成电路有限公司
申请日： 2015-12-14 - 公布日： 2019-03-01 - 主分类号： G06F9/38 文献下载
摘要：用以改善在处理器中重新执行加载的装置与方法。该装置包括第一保留站和第二保留站。第一保留站派送第一加载微指令，且若第一加载微指令是多个规定的加载微指令的其中一个，在总线进行检测和指示。第二保留站在第一加载微指令派送后的第一数量的时钟周期后，派送和第一加载微指令相依的新微指令以进行执行，且若在总线上指示了，第一加载微指令是多个规定的加载微指令的其中一个，第二保留站缓存一或多个新微指令的派送，直到第一加载微指令取得操作数。非内核资源包括熔丝阵列以存储对应乱序处理器的规定的加载微指令，且在初始化时，乱序处理器存取熔丝阵列以决定规定的加载微指令。
用以改善处理器重新执行加载装置方法

[发明专利]用于在功率选通事件之后恢复数据阵列的多核装置和方法-CN201480062559.5有效
发明人： G.葛兰.亨利;弟尼斯.K.詹;史蒂芬.嘉斯金斯 -专利权人：上海兆芯集成电路有限公司
申请日： 2014-12-12 - 公布日： 2019-03-01 - 主分类号： G06F15/163 文献下载
摘要：一种装置包括编程器、存储装置和多个核心。编程器利用压缩的配置数据来对熔丝阵列进行编程。存储装置支持对解压缩的配置数据集合的存储和访问。多个核心中的每一个被耦合到熔丝阵列。核心中的一个在上电/重置之后访问熔丝阵列以对用于一个或多个高速缓存存储器的配置数据集合进行解压缩并且将经解压缩的配置数据集合进行存储。多个核心中的每一个都具有重置逻辑和睡眠逻辑。重置逻辑在上电/重置之后采用解压缩的配置数据集合来初始化一个或者多个高速缓存存储器。睡眠逻辑在功率选通事件之后确定功率被恢复，并且随后访问存储装置以检索和采用解压缩的配置数据集合，来在功率选通事件之后初始化一个或者多个高速缓存。
用于功率通事之后恢复数据阵列多核装置方法

[发明专利]用以改善在处理器中重新执行加载的装置与方法-CN201510926897.5有效
发明人：吉拉德.M.卡尔;柯林.艾迪;G.葛兰.亨利 -专利权人：上海兆芯集成电路有限公司
申请日： 2015-12-14 - 公布日： 2019-02-15 - 主分类号： G06F9/38 文献下载
摘要：用以改善在处理器中重新执行加载的装置与方法，该装置包括第一保留站和第二保留站。第一保留站派送第一加载微指令，且若第一加载微指令是指示从多个规定的资源的其中一个而非从内核上的高速缓存上提取操作数的规定的加载微指令，在保留总线进行检测和指示。第二保留站耦接至保留总线，且在第一数量的时钟周期之后，派送和第一加载微指令相依的一或多个新微指令以进行执行，以及若在保留总线上指示了，第一加载微指令是规定的加载微指令，第二保留站缓存新微指令的派送，直到第一加载微指令取得操作数。规定的资源包括经由存储器总线耦接至乱序处理器的系统存储器。
用以改善处理器重新执行加载装置方法

[发明专利]用以改善在处理器中重新执行加载的装置与方法-CN201510927185.5有效
发明人：吉拉德.M.卡尔;柯林.艾迪;G.葛兰.亨利 -专利权人：上海兆芯集成电路有限公司
申请日： 2015-12-14 - 公布日： 2019-02-15 - 主分类号： G06F9/30 文献下载
摘要：用以改善在处理器中重新执行加载的装置与方法。该装置包括第一保留站，第二保留站，执行单元。第一保留站，用以派送第一加载微指令，以及若第一加载微指令是指示多个非内核资源的其中一个的规定的加载微指令，用以在保留总线进行检测和指示。第二保留站，耦接至保留总线，且在第一加载微指令派送后的第一数量的时钟周期之后，用以派送和第一加载微指令相依的一或多个新的微指令以进行执行，以及若在保留总线上指示第一加载微指令是规定的加载微指令，第二保留站用以缓存一或多个新微指令的派送，直到第一加载微指令取得操作数。执行单元耦接至所述第一保留站，用以接收和执行第一加载微指令。多个非内核资源包括用以存储配置数据的熔丝阵列。
微指令加载保留总线内核资源重新执行处理器耦接缓存存储配置数据熔丝阵列时钟周期操作数检测

[发明专利]用以改善在处理器中重新执行加载的装置与方法-CN201510929810.X有效
发明人：吉拉德.M.卡尔;柯林.艾迪;G.葛兰.亨利 -专利权人：上海兆芯集成电路有限公司
申请日： 2015-12-14 - 公布日： 2019-02-12 - 主分类号： G06F9/38 文献下载
摘要：用以改善在处理器中重新执行加载的装置与方法。一装置包括第一保留站和第二保留站。第一保留站派送第一加载微指令，且若第一加载微指令是指向多个非内核资源的其中一个的多个规定的加载微指令的其中一个，在保留总线进行检测和指示。第二保留站耦接至保留总线，且在第一数量的时钟周期后，派送和第一加载微指令相依的新微指令，且若第一加载微指令是规定的加载微指令，第二保留站缓存新微指令，直到第一加载微指令取得操作数。非内核资源包括经由联合测试工作群组接口，通过规定的加载微指令被程序化的随机存取存储器，当初始化时，乱序处理器存取随机存取存储器以决定规定的加载微指令。
用以改善处理器重新执行加载装置方法

[发明专利]用以改善在处理器中重新执行加载的装置与方法-CN201510933073.0有效
发明人：吉拉德.M.卡尔;柯林.艾迪;G.葛兰.亨利 -专利权人：上海兆芯集成电路有限公司
申请日： 2015-12-14 - 公布日： 2019-02-12 - 主分类号： G06F9/38 文献下载
摘要：用以改善在处理器中重新执行加载的装置与方法。该装置包括第一保留站和第二保留站。第一保留站派送第一加载微指令，以及若第一加载微指令是指示从规定的资源的其中一个而非从内核上的高速缓存上提取操作数的规定的加载微指令，在保留总线进行检测和指示。第二保留站耦接至保留总线，且在第一数量的时钟周期后，派送和第一加载微指令相依的一或多个新微指令，且若在保留总线上指示了第一加载微指令是规定的加载微指令，缓存新微指令的派送，直到第一加载微指令取得操作数。规定的资源包括输入/输出单元，用以经由对应输入/输出的总线，执行输入/输出操作。
用以改善处理器重新执行加载装置方法

[发明专利]用以改善在处理器中重新执行加载的装置与方法-CN201510926735.1有效
发明人：吉拉德.M.卡尔;柯林.艾迪;G.葛兰.亨利 -专利权人：上海兆芯集成电路有限公司
申请日： 2015-12-14 - 公布日： 2019-02-12 - 主分类号： G06F9/38 文献下载
摘要：用以改善在处理器中重新执行加载的装置与方法。一装置包括第一保留站和第二保留站。第一保留站用以派送第一加载微指令，且若第一加载微指令是指示从多个规定的资源的其中一个而非从内核上的高速缓存上提取操作数的规定的加载微指令，在保留总线进行检测和指示，其中规定的加载微指令包括根据x86特定总线周期的执行所产生的加载指令。第二保留站耦接至保留总线，且在第一加载微指令派送的第一数量的时钟周期后，派送和第一加载微指令相依的一或多个新微指令以进行执行，且若在保留总线上指示了，第一加载微指令是规定的加载微指令，缓存新微指令的派送，直到第一加载微指令取得操作数。
用以改善处理器重新执行加载装置方法

1
2
3
4
下一页»
尾页
共 47 条