专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果3291033个,建议您升级VIP下载更多相关专利
  • [发明专利]沟槽隔离结构的形成方法-CN200910195864.2有效
  • 袁宏韬;李敏 - 中芯国际集成电路制造(上海)有限公司
  • 2009-09-17 - 2011-04-20 - H01L21/762
  • 本发明公开了一种浅沟槽隔离结构的形成方法:在半导体衬底上依次形成垫氧化层和刻蚀终止层;依次刻蚀刻蚀终止层、垫氧化层以及半导体衬底,形成浅沟槽;在浅沟槽内表面形成衬氧化层;在浅沟槽内的衬氧化层及刻蚀终止层表面形成前层沟槽氧化;在所述前层沟槽氧化表面沉积第一顶层沟槽氧化;在所述第一顶层沟槽氧化表面进行过渡沉积沟槽氧化,所述过渡沉积沟槽氧化时的沉积速率大于第一顶层沟槽氧化的沉积速率,并且小于第二顶层沟槽氧化的沉积速率;在所述过渡沉积的沟槽氧化表面沉积第二顶层沟槽氧化;平坦化所填充的沟槽氧化至显露出刻蚀终止层,并去除刻蚀终止层和垫氧化层。
  • 沟槽隔离结构形成方法
  • [发明专利]沟槽隔离区的制作方法-CN200910201052.4有效
  • 任红茹 - 中芯国际集成电路制造(上海)有限公司
  • 2009-12-10 - 2011-06-15 - H01L21/762
  • 本发明公开了浅沟槽隔离区的制作方法,在晶圆衬底上依次形成氧化和氮化,刻蚀氮化氧化和衬底形成浅沟槽,在浅沟槽内和氮化表面淀积氧化;之后,该方法还包括:去除氮化表面的氧化;测量氮化高度SH1;去除浅沟槽内指定高度的氧化;去除氮化;测量浅沟槽氧化表面与浅沟槽氧化表面之间的高度差SH2;根据SH2去除浅沟槽内和浅沟槽外的氧化。本发明方案能够缩小制作完成浅沟槽隔离区之后得到的浅沟槽氧化表面与浅沟槽外硅表面之间的高度差的变化范围。
  • 沟槽隔离制作方法
  • [发明专利]形成浅沟槽隔离(STI)结构的方法-CN201680032734.5有效
  • 贾斯丁·希罗奇·萨托;格雷戈里·艾伦·斯托姆 - 密克罗奇普技术公司
  • 2016-06-03 - 2022-01-25 - H01L21/02
  • 本发明提供一种形成用于集成电路的沟槽隔离(例如,STI)的方法,所述方法包含:在半导体衬底上方形成垫氧化层且接着形成氮化层;穿透所述结构执行沟槽蚀刻以形成沟槽;沉积沟槽氧化层于所述结构上方以形成经填充沟槽;沉积牺牲平坦化层于所述经沉积氧化上方,所述牺牲平坦化层对所述沟槽氧化层具有蚀刻选择性;执行平坦化蚀刻工艺,其移除所述牺牲平坦化层且减小所述沟槽氧化层的上表面中的表面变化;执行氧化蚀刻工艺,其对所述沟槽氧化层具有选择性以移除所述经填充沟槽外侧的所述沟槽氧化层的剩余部分;及移除剩余氮化层,使得所述剩余经氧化填充沟槽界定突出于所述半导体衬底的经曝露上表面上方的沟槽隔离结构。
  • 形成沟槽隔离sti结构方法
  • [发明专利]一种嵌入式闪存及其制备方法、电子装置-CN201410554069.9有效
  • 王新鹏 - 中芯国际集成电路制造(上海)有限公司
  • 2014-10-17 - 2019-05-17 - H01L27/11524
  • 本发明涉及一种嵌入式闪存及其制备方法、电子装置,所述方法包括提供基底,在基底中形成有通过浅沟槽隔离氧化相隔离的有源区,浅沟槽隔离氧化的顶部高于所述基底的表面;沉积浮栅材料层,以覆盖有源区和所述浅沟槽隔离氧化;平坦化所述浮栅材料层,露出浅沟槽隔离氧化的表面;回蚀刻所述浮栅材料层,以减小所述浮栅材料层的厚度,露出部分高度的所述浅沟槽隔离氧化;回蚀刻露出的浅沟槽隔离氧化,以减小露出的所述浅沟槽隔离氧化的关键尺寸;再次沉积所述浮栅材料层至浅沟槽隔离氧化的顶部,以包围所述浅沟槽隔离氧化,平坦化所述浮栅材料层;去除浅沟槽隔离氧化中关键尺寸减小的部分,以在有源区上形成T形浮栅。
  • 一种嵌入式闪存及其制备方法电子装置
  • [发明专利]具有厚沟槽底部氧化的MOSFET器件-CN201811146571.0在审
  • 朴赞毫;阿肖克·沙拉;瑞图·索迪 - 飞兆半导体公司
  • 2012-03-16 - 2019-02-26 - H01L29/423
  • 本发明涉及具有厚沟槽底部氧化的MOSFET器件。披露了一种装置,包括基板;位于基板上且具有第一导电类型的外延层;位于外延层中的第一沟槽;位于第一沟槽中的沟槽氧化,具有位于沟槽氧化的栅极部分下方的沟槽底部氧化部分;位于第一沟槽旁侧的第二沟槽沟槽底部氧化部分具有大于在外延层中第一沟槽与第二沟槽之间的距离的厚度,外延层具有位于第一沟槽的底部表面和基板之间的部分;本体区,位于外延层上方且位于第一沟槽中的沟槽氧化的栅极部分和第二沟槽中的沟槽氧化的栅极部分之间,本体区具有不同于第一导电性类型的第二导电性类型,沟槽底部氧化部分的厚度大于第一沟槽与第二沟槽之间的台面的宽度的两倍且小于台面的宽度的三倍
  • 底部氧化物外延层沟槽氧化物基板导电性类型第一导电类型底部表面
  • [发明专利]消除浅沟槽隔离凹坑的方法-CN201410443664.5在审
  • 宋振伟;徐友峰;陈晋 - 上海华力微电子有限公司
  • 2014-09-02 - 2014-11-26 - H01L21/762
  • 一种消除浅沟槽隔离凹坑的方法,包括:对浅沟槽进行填充,并平坦化;对浅沟槽隔离氧化层进行湿法刻蚀;去除衬垫氮化硅层和衬垫氧化层;在硅基衬底及浅沟槽隔离氧化之表面沉积多晶硅层;对多晶硅层进行干法刻蚀,在浅沟槽隔离氧化之两侧形成多晶硅侧墙;沉积掩模氧化层;进行离子植入,定义有源区;湿法刻蚀去除掩模氧化层;湿法刻蚀去除所述多晶硅侧墙。本发明通过在浅沟槽隔离氧化之两侧与有源区的边界处设置多晶硅侧墙,使得在湿法刻蚀去除掩模氧化层时,保护了所述浅沟槽隔离氧化与所述有源区的边界处之浅沟槽隔离氧化不被刻蚀,避免了凹坑的形成。
  • 消除沟槽隔离方法
  • [发明专利]用于浅沟槽隔离的双制衬的方法与结构-CN200510030312.8有效
  • 刘志纲;王欣;李泽逵 - 中芯国际集成电路制造(上海)有限公司
  • 2005-09-29 - 2007-04-04 - H01L21/762
  • 一种用于制造设计规则小于0.13微米的集成电路器件的方法,包括提供衬底以及在衬底上形成氧化垫层。该方法包括在氧化垫层上形成氮化层以及对氮化层和氧化垫层图案化。使用图案化的氮化层和氧化垫层作为硬掩模在衬底内形成沟槽结构。该方法通过至少使用对沟槽结构的暴露区域的热氧化而在沟槽结构内形成第一厚度的制衬氧化来覆盖沟槽结构。这种热氧化沟槽结构的拐角附近形成圆形区域。该方法选择性去除沟槽结构内的制衬氧化。该方法通过至少使用热氧化沟槽结构内形成第二厚度的制衬氧化。热氧化使沟槽结构的拐角附近的圆形区域进一步圆化。该方法还选择性去除氮化层,同时第二厚度的制衬氧化保护沟槽区域中的衬底。
  • 用于沟槽隔离双制衬方法结构
  • [发明专利]沟槽的填充方法-CN202310798335.1在审
  • 朱朕;金立培;陈辰;侯照海;樊帅奇;李明明 - 华虹半导体(无锡)有限公司
  • 2023-06-30 - 2023-09-22 - H01L21/762
  • 本申请公开了一种深沟槽的填充方法,包括:在衬底中形成深沟槽,深沟槽的深度和宽度的比值大于4;在衬底和深沟槽表面形成第一氧化层;对第一氧化层进行等离子体处理,对深沟槽开口处的第一氧化层进行修饰;在第一氧化层的表面形成第二氧化层;对第二氧化层进行等离子体处理,对深沟槽开口处的第二氧化层进行修饰;重复上述步骤,直至深沟槽中的多层氧化层的厚度达到目标厚度;在深沟槽中填充多晶硅层。本申请通过在SGT MOS器件的制作过程中,在衬底中形成深沟槽后,通过生长多层氧化层,每生长一层氧化层后进行等离子体处理,对深沟槽开口处的氧化层进行修饰,从而能够在一定程度上避免收口现象,提高了器件的可靠性和良率
  • 深沟填充方法
  • [发明专利]MOSFET终止沟槽-CN201380008390.0有效
  • 米斯巴赫·U·阿扎姆;凯尔·特里尔 - 威世硅尼克斯
  • 2013-02-08 - 2017-09-19 - H01L29/78
  • 一种方法,在一个实施例中,可包括在衬底中形成核心沟槽和终止沟槽。所述终止沟槽比所述核心沟槽更宽。此外,可沉积填充所述核心沟槽并用作所述终止沟槽的侧壁和底部的内衬的第一氧化。可将第一多晶硅沉积到所述终止沟槽中。可将第二氧化沉积在所述第一多晶硅之上。可将掩模沉积在所述第二氧化和所述终止沟槽之上。可从所述核心沟槽移除所述第一氧化。可沉积用作所述核心沟槽的侧壁和底部的内衬的第三氧化。所述终止沟槽内的所述第一氧化比所述核心沟槽内的所述第三氧化更厚。
  • mosfet终止沟槽
  • [发明专利]沟槽结构制造方法及快闪存储器-CN200810202830.7有效
  • 蔡建祥;陈清 - 中芯国际集成电路制造(上海)有限公司
  • 2008-11-17 - 2010-06-16 - H01L21/762
  • 本发明涉及浅沟槽结构制造方法及快闪存储器,其中,浅沟槽结构制造方法包括步骤:提供半导体衬底,所述半导体衬底上形成有浅沟槽,所述浅沟槽内依照原位蒸汽生成方法形成有第一氧化层;在第一氧化层之上形成第二氧化层;用高浓度等离子体-化学气相沉积工艺在沟槽内填充氧化至封闭所述浅沟槽。与现有技术相比,本发明在快闪存储器浅沟槽内的ISSG氧化层之上额外沉积有一层高温氧化层,可以在填充沟槽时保护ISSG氧化层不被破坏,并可以改善浅沟槽内的应力环境,修复浅沟槽内的缺陷,进而提高闪存的电学性能
  • 沟槽结构制造方法闪存
  • [发明专利]一种嵌入式闪存及其制备方法、电子装置-CN201510018576.5在审
  • 王新鹏 - 中芯国际集成电路制造(上海)有限公司
  • 2015-01-14 - 2016-08-10 - H01L21/8247
  • 本发明涉及一种嵌入式闪存及其制备方法、电子装置,所述方法包括步骤S1:提供基底,在所述基底的不同区域上分别形成有高压氧化层和遂穿氧化层;步骤S2:在所述高压氧化层和所述遂穿氧化层上沉积浮栅材料层和掩膜层,并在所述浮栅材料层和所述掩膜层中形成延伸至所述基底中的浅沟槽隔离氧化;步骤S3:去除掩膜层,露出部分高度的所述浅沟槽隔离氧化;步骤S:4:回蚀刻露出的所述浅沟槽隔离氧化,以减小露出的所述浅沟槽隔离氧化的关键尺寸;步骤S5:再次沉积所述浮栅材料层至所述浅沟槽隔离氧化的顶部,步骤S6蚀刻所述浮栅材料层和所述浅沟槽隔离氧化;步骤S7:去除所述浅沟槽隔离氧化中关键尺寸减小的部分,以形成T形浮栅。
  • 一种嵌入式闪存及其制备方法电子装置

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top