“沟槽屏蔽”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果245714个，建议您升级VIP下载更多相关专利

[实用新型]一种防止翘曲的屏蔽栅MOSFET版图-CN201921456755.7有效
发明人：陆怀谷 -专利权人：深圳市谷峰电子有限公司;香港谷峰半导体有限公司
申请日： 2019-09-04 - 公布日： 2020-05-05 - 主分类号： G03F1/00 文献下载
摘要：本实用新型涉及一种防止翘曲的屏蔽栅MOSFET版图，适用于屏蔽栅MOSFET半导体光刻工艺，连接金属层通过沟道分割为屏蔽栅区域、屏蔽栅左侧区域、屏蔽栅右侧区域；有源区沟槽层设有若干X方向有源区沟槽，上述X方向有源区沟槽横贯屏蔽栅左侧区域、屏蔽栅区域、屏蔽栅右侧区域；栅极沟槽层设有若干栅极沟槽，上述栅极沟槽连贯横贯屏蔽栅区域的X方向有源区沟槽；上述屏蔽栅MOSFET版图还包括沟槽连接孔，上述沟槽连接孔连通屏蔽栅区域的X方向有源区沟槽和栅极沟槽，上述有源区沟槽层还设有若干Y方向有源区沟槽，上述Y方向有源区沟槽在屏蔽栅左侧区域、屏蔽栅右侧区域和X方向有源区沟槽交叉。有益效果是屏蔽栅MOSFET半导体光刻工艺中防止晶圆翘曲。
一种防止屏蔽 mosfet 版图

[发明专利]沟槽屏蔽连接结型场效应晶体管-CN201480031881.1在审
发明人：阿努普·巴拉;彼得·亚历山德罗夫 -专利权人：美国联合碳化硅公司
申请日： 2014-06-06 - 公布日： 2016-04-13 - 主分类号： H01L29/66 文献下载
摘要：描述了一种具有栅极沟槽和屏蔽沟槽的屏蔽结型场效应晶体管(JFET)，屏蔽沟槽比栅极沟槽深且窄。栅极沟槽可以与屏蔽沟槽完全对准、部分地对准、或者与屏蔽沟槽间隔开。
沟槽屏蔽连接场效应晶体管

[发明专利]屏蔽栅功率器件及其制备方法-CN202211505618.4在审
发明人：高学;柴展;罗杰馨;栗终盛 -专利权人：上海功成半导体科技有限公司
申请日： 2022-11-29 - 公布日： 2023-04-07 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及一种屏蔽栅功率器件及其制备方法。屏蔽栅功率器件的制备方法包括：提供半导体层；于半导体层内形成沟槽；于沟槽内形成屏蔽栅介质层；刻蚀屏蔽栅介质层，以于屏蔽栅介质层内形成屏蔽栅沟槽；于屏蔽栅沟槽内形成屏蔽栅极，屏蔽栅极的上表面不低于屏蔽栅介质层的上表面；至少于屏蔽栅极裸露的表面和沟槽裸露的侧壁形成栅极介质层；于沟槽内形成栅极，栅极位于屏蔽栅极上。本发明可以通过刻蚀工艺控制沟槽底部的屏蔽栅介质层的厚度，可以使得沟槽底部的屏蔽栅介质层的厚度比沟槽侧壁的屏蔽栅介质层的厚度要厚，并且可以消除屏蔽栅极底部的尖端，从而可以降低电场强度，提高耐压，确保器件不会轻易在沟槽的底部被击穿
屏蔽功率器件及其制备方法

[发明专利]屏蔽栅功率器件及其制备方法-CN202211505609.5有效
发明人：高学;柴展;罗杰馨;栗终盛 -专利权人：上海功成半导体科技有限公司
申请日： 2022-11-29 - 公布日： 2023-07-21 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及一种屏蔽栅功率器件及其制备方法。屏蔽栅功率器件包括：半导体层；沟槽，位于半导体层内；空气腔，位于沟槽的底部；屏蔽栅极，位于沟槽内，且位于空气腔上；屏蔽栅极与沟槽的侧壁具有间距，屏蔽栅极的上表面低于沟槽的顶面；栅极，位于沟槽内，且位于屏蔽栅极的上方，与屏蔽栅极及沟槽的侧壁均具有间距；覆盖介质层，位于屏蔽栅极与栅极之间，且覆盖屏蔽栅极裸露的表面。本发明的屏蔽栅功率器件，通过在沟槽的底部形成空气腔，空气腔位于屏蔽栅极的底部，由于空气具有很好的隔离耐压效果，可以显著提高屏蔽栅极底部的击穿电压，器件不容易在沟槽底部被击穿。
屏蔽功率器件及其制备方法

[实用新型]功率半导体器件-CN201820499686.7有效
发明人：约瑟夫·叶季纳科;吴小利 -专利权人：半导体元件工业有限责任公司
申请日： 2018-04-10 - 公布日： 2018-11-06 - 主分类号： H01L29/78 文献下载
摘要：该器件可包括半导体区中限定的第一沟槽屏蔽电极和第二沟槽屏蔽电极，所述第一沟槽屏蔽电极和所述第二沟槽屏蔽电极各自具有设置在有源区中的第一部分以及设置在终止区中的第二部分。所述第一沟槽屏蔽电极的沟槽和所述第二沟槽屏蔽电极的沟槽可在其间限定所述半导体区的台面。所述器件还可包括设置在所述终止区中的注入物富集区，所述注入物富集区可与所述第一沟槽屏蔽电极和所述第二沟槽屏蔽电极相交，并且可具有设置在所述半导体区的所述台面中的一部分，所述部分从所述第一沟槽屏蔽电极的所述沟槽延伸到所述第二沟槽屏蔽电极的所述沟槽
沟槽屏蔽电极半导体区功率半导体器件富集区终止区注入物台面本实用新型源区相交延伸

[发明专利]一种屏蔽栅沟槽MOSFET结构及其制备方法-CN202210789630.6有效
发明人：高学;罗杰馨;柴展;王贺 -专利权人：上海功成半导体科技有限公司
申请日： 2022-07-05 - 公布日： 2023-06-13 - 主分类号： H01L21/8234 文献下载
摘要：本发明提供一种屏蔽栅沟槽MOSFET结构及其制备方法，该屏蔽栅沟槽MOSFET结构包括半导体层、第二沟槽、介电材料层、屏蔽栅层、第三沟槽、第四沟槽、栅介质层、栅导电层、屏蔽栅极接触孔及栅极接触孔，其中，第三沟槽沿X方向间隔设置于半导体层中，第二、第三沟槽所在区域设置有第一、第二端部区和中间区；介电材料层及屏蔽栅层位于第二沟槽中；第三沟槽位于中间区；第四沟槽位于屏蔽栅层沿X方向的两侧且与第三沟槽连通；栅介质层及栅导电层位于第三沟槽和第四沟槽中；屏蔽栅极接触孔与栅极接触孔的底部分别延伸至屏蔽栅层及栅导电层中。本发明通过于中间区形成与第四沟槽连通的第三沟槽，扩大了栅导电层中空间以形成栅极接触孔。
一种屏蔽沟槽 mosfet 结构及其制备方法

[发明专利]屏蔽栅功率MOSFET及其制造方法-CN201610357095.1在审
发明人：李东升 -专利权人：深圳尚阳通科技有限公司
申请日： 2016-05-26 - 公布日： 2016-09-21 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种屏蔽栅功率MOSFET，原胞包括：沟槽，形成于外延层中；屏蔽电极，形成于沟槽底部；屏蔽电极和沟槽的内侧表面之间隔离有屏蔽介质膜；沟槽栅电极，形成于沟槽顶部；沟槽栅电极底部通过栅极间隔离介质膜和屏蔽电极隔离；沟槽栅电极和沟槽的侧面之间隔离有栅介质膜；形成于外延层中的沟道区；屏蔽介质膜包括掺杂氧化膜，通过掺杂来降低屏蔽介质膜的介电常数；通过降低屏蔽介质膜的介电常数来降低屏蔽介质膜的厚度并使屏蔽栅功率MOSFET本发明还公开了一种屏蔽栅功率MOSFET的制造方法。本发明能缩小沟槽的宽度和间距即能缩小原胞的步进，从而能增加器件的沟道密度、降低器件单位面积的导通电阻。
屏蔽功率 mosfet 及其制造方法

[发明专利]屏蔽栅沟槽型场效应晶体管及其制作方法-CN202210195669.5在审
发明人：姜怡雯;宋金星 -专利权人：绍兴中芯集成电路制造股份有限公司
申请日： 2022-03-01 - 公布日： 2022-05-31 - 主分类号： H01L29/423 文献下载
摘要：本申请涉及一种屏蔽栅沟槽型场效应晶体管及其制作方法，其中，屏蔽栅沟槽型场效应晶体管包括：提供基底，并于基底内形成初始沟槽；于初始沟槽的侧壁形成第一牺牲保护层；对基底继续进行刻蚀，以于初始沟槽底部形成第一沟槽；于第一沟槽的槽壁表面形成屏蔽栅介质层；去除第一牺牲保护层，且对基底继续进行刻蚀，以将初始沟槽扩展而形成第二沟槽；形成屏蔽栅极、隔离结构、控制栅介质层以及控制栅极，屏蔽栅极形成于第一沟槽内，控制栅极形成于第二沟槽内，隔离结构形成于屏蔽栅极与控制栅极之间，控制栅介质层形成于控制栅极与第二沟槽的侧壁之间。本申请可以在进行良好的多晶硅填充的同时，有效保证屏蔽栅极的屏蔽功能。
屏蔽沟槽场效应晶体管及其制作方法

[发明专利]一种具有屏蔽层的屏蔽栅MOSFET器件及其制备方法-CN201910385783.2有效
发明人：陈润泽;王立新 -专利权人：中国科学院微电子研究所
申请日： 2019-05-09 - 公布日： 2020-11-06 - 主分类号： H01L29/40 文献下载
摘要：本发明涉及一种具有屏蔽层的屏蔽栅MOSFET器件，属于功率半导体器件技术领域，解决了现有技术难以在不牺牲器件电学性能的情况下大幅减少器件转移电容的问题。该屏蔽栅MOSFET器件的导通区包括多个周期性排列的原胞，每个所述原胞的栅极结构均包括沟槽、主屏蔽电极、两个副屏蔽电极和沟槽栅电极；其中，沟槽设置于半导体衬底上的第一导电类型的外延层中；主屏蔽电极、两个副屏蔽电极和沟槽栅电极均设置于所述沟槽内；沟槽栅电极设置于沟槽顶部，主、副屏蔽电极设置于沟槽栅电极下方，且两个副屏蔽电极对称设置于主屏蔽电极顶部两侧位置；主屏蔽电极、两个副屏蔽电极、沟槽栅电极均采用第二导电类型材料，彼此之间通过介质层隔离。
一种具有屏蔽 mosfet 器件及其制备方法

[发明专利]沟槽栅半导体器件及其制造方法-CN201910375063.8在审
发明人：韩健 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2019-05-07 - 公布日： 2019-08-30 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种沟槽栅半导体器件，包括：第一外延层组成的漂移区和形成于漂移区顶部的体区；多个包括栅极沟槽、栅介质层和栅极导电材料层的沟槽栅，原胞区包括多个并联的原胞，各原胞包括一个沟槽栅；在各沟槽栅的两侧分别形成有一个包括屏蔽沟槽、屏蔽介质层和屏蔽导电材料层的屏蔽电极结构，屏蔽沟槽的深度大于栅极沟槽的深度，屏蔽导电材料层填充在屏蔽沟槽中，屏蔽导电材料层用于对沟槽栅底部的漂移区产生横向耗尽，从而降低器件的密勒电容和导通电阻；在体区表面形成有源区；屏蔽导电材料层和源区都通过接触孔连接到由正面金属层组成的源极。本发明还公开了一种沟槽栅半导体器件的制造方法。本发明能提高开关速度以及降低开关损耗。
屏蔽导电材料层沟槽栅沟槽栅半导体器件漂移区原胞栅极沟槽体区源区屏蔽电极结构栅极导电材料屏蔽介质层正面金属层表面形成导通电阻横向耗尽降低器件开关损耗密勒电容栅介质层接触孔外延层并联源极填充制造

[发明专利]屏蔽栅功率器件及其制备方法-CN202211505585.3有效
发明人：高学;柴展;罗杰馨;栗终盛 -专利权人：上海功成半导体科技有限公司
申请日： 2022-11-29 - 公布日： 2023-07-21 - 主分类号： H01L29/423 文献下载
摘要：本发明涉及一种屏蔽栅功率器件及其制备方法。屏蔽栅功率器件的制备方法包括：提供半导体层；于半导体层内形成沟槽；于沟槽内形成屏蔽栅介质材料层，屏蔽栅介质材料层的上表面低于沟槽的顶面；至少于沟槽裸露的侧壁形成栅极介质层；于沟槽内形成栅极材料层；刻蚀栅极材料层和屏蔽栅介质材料层，以形成栅极、屏蔽栅介质层和屏蔽栅沟槽；于栅极裸露的侧壁形成栅源介质层；于屏蔽栅沟槽内形成屏蔽栅极。本发明通过上述制备方法，形成的栅极与屏蔽栅极临近的底角不会呈尖角，且栅极与屏蔽栅极之间的栅源介质层的厚度均匀性较好，可以提高栅源介质层的耐压，有效改善栅极漏电。
屏蔽功率器件及其制备方法

[发明专利]屏蔽栅功率器件及其制造方法-CN201610099360.0有效
发明人：肖胜安 -专利权人：深圳尚阳通科技有限公司
申请日： 2016-02-23 - 公布日： 2019-06-11 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种屏蔽栅功率器件，导通区元胞包括：形成于第一N型外延层中的屏蔽栅沟槽，沟槽屏蔽栅电极形成于屏蔽栅沟槽中；在第一N型外延层的顶部的第二N型外延层中形成有栅极沟槽，栅极沟槽位于屏蔽栅沟槽的顶部且二者对准，沟槽栅电极形成于栅极沟槽中；沟道区由形成于第二N型外延层中的P阱组成，沟道区底部的第一或二N型外延层组成漂移区；各屏蔽栅沟槽和漂移区呈交替排列的结构，第一和二N型外延层为工艺上互相独立的结构，屏蔽栅沟槽和栅极沟槽为工艺上互相独立的结构，单独通过屏蔽栅沟槽工艺确定元胞的步进。本发明还公开了一种屏蔽栅功率器件的制造方法。本发明能缩小器件元胞的横向步进，降低工艺难度，改善器件的性能。
屏蔽功率器件及其制造方法

[发明专利]一种屏蔽栅沟槽MOSFET结构及其制备方法-CN202210846603.8在审
发明人：高学;罗杰馨;柴展;王贺 -专利权人：上海功成半导体科技有限公司
申请日： 2022-07-05 - 公布日： 2022-10-11 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种屏蔽栅沟槽MOSFET结构及其制备方法，该屏蔽栅沟槽MOSFET结构包括半导体层、第一沟槽、介电层、屏蔽栅层、第二沟槽、第三沟槽、栅介质层、栅导电层、屏蔽栅极接触孔及栅极接触孔，其中，第一沟槽位于半导体层中，包括第一端部区、栅极引出区及第二端部区；介电层及屏蔽栅层位于第一沟槽中，第二沟槽位于栅极引出区中且开口向上；第三沟槽位于第一端部区与第二端部区之间的介电层的上方并与第二沟槽连通；栅介质层及栅导电层位于第二沟槽和第三沟槽中；屏蔽栅极接触孔与栅极接触孔的底部分别延伸至屏蔽栅层及栅导电层中。本发明通过于栅极引出区形成与第三沟槽连通的第二沟槽，使栅导电层中有足够的空间形成栅极接触孔。
一种屏蔽沟槽 mosfet 结构及其制备方法

[发明专利]屏蔽栅功率器件及其制备方法-CN202211505604.2有效
发明人：高学;柴展;罗杰馨;栗终盛 -专利权人：上海功成半导体科技有限公司
申请日： 2022-11-29 - 公布日： 2023-08-29 - 主分类号： H01L29/423 文献下载
摘要：本发明涉及一种屏蔽栅功率器件及其制备方法。屏蔽栅功率器件包括：半导体层；沟槽，位于半导体层内；屏蔽栅介质层，位于沟槽内；屏蔽栅介质层包括第一屏蔽栅介质层和第二屏蔽栅介质层；第一屏蔽栅介质层位于沟槽的底部；第二屏蔽栅介质层位于第一屏蔽栅介质层的上表面；第一屏蔽栅介质层包括高k介质层；屏蔽栅极，位于第二屏蔽栅介质层内；栅介质层，至少位于屏蔽栅极裸露的表面和沟槽裸露的侧壁；栅极，位于沟槽内，且位于屏蔽栅极的上方。本发明的屏蔽栅功率器件中，通过在屏蔽栅极下方增设高k介质层作为第一屏蔽栅介质层，可以显著提高器件的耐压，确保器件不会轻易在沟槽的底部被击穿。
屏蔽功率器件及其制备方法

[发明专利]屏蔽栅功率器件及其制造方法-CN201610357387.5有效
发明人：肖胜安;李东升;曾大杰 -专利权人：深圳尚阳通科技有限公司
申请日： 2016-05-26 - 公布日： 2019-04-23 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种屏蔽栅功率器件，包括：形成于沟槽中的屏蔽电极和沟槽栅电极，屏蔽电极分成底部和顶部屏蔽电极，底部屏蔽电极和沟槽间的屏蔽介质膜的厚度在从沟槽顶部到底部渐增；剖面上，底部屏蔽电极呈倒三角形结构或倒梯形结构；顶部屏蔽电极纵向叠加在底部屏蔽电极顶部，顶部屏蔽电极宽度小于底部屏蔽电极顶边宽度，沟槽栅电极形成于顶部屏蔽电极的侧面外的沟槽中。在器件反向偏置时，屏蔽电极对漂移区进行横向耗尽，从沟槽的顶部到底部方向上，屏蔽介质膜的厚度呈逐渐增加的结构使漂移区的电场强度分布的均匀性增加。本发明还公开了一种屏蔽栅功率器件的制造方法。
屏蔽功率器件及其制造方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条