“栅墙”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果239909个，建议您升级VIP下载更多相关专利

[发明专利]异质栅隧穿晶体管及其形成方法-CN201210112464.2有效
发明人：梁仁荣;刘立滨;王敬;许军 -专利权人：清华大学
申请日： 2012-04-16 - 公布日： 2012-08-08 - 主分类号： H01L29/78 文献下载
摘要：本发明提出一种后栅工艺的异质栅隧穿晶体管的结构及其形成方法，包括：衬底；形成在衬底之中的沟道区，沟道区两侧的源区和漏区，所述漏区和源区的掺杂类型相反；还包括形成在沟道区之上的栅堆叠，包括栅介质层，在栅介质层之上的第一栅电极和第二栅电极，且第一栅电极和第二栅电极具有不同的功函数；及形成在第一栅电极和第二栅电极两侧的第一真空侧墙和第二真空侧墙；由于本发明引入栅至漏区的真空侧墙，消弱栅对漏区的控制，减小栅漏电容；栅堆叠与器件的漏区之间存在一定可精准控制的距离
异质栅隧穿晶体管及其形成方法

[发明专利]一种获得分栅快闪存储器稳定浮栅尖端的工艺制造方法-CN201610890802.3有效
发明人：徐涛;曹子贵;康军 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2016-10-12 - 公布日： 2019-03-26 - 主分类号： H01L27/11517 文献下载
摘要：一种获得分栅快闪存储器稳定浮栅尖端的工艺制造方法，包括：在衬底上形成耦合氧化层和浮栅多晶硅层，在浮栅多晶硅层上形成浮栅氮化硅层，布置掩膜，形成掩膜图案；利用掩膜对浮栅氮化硅层进行刻蚀同时保证浮栅多晶硅具有损失量以防止开口区域的浮栅氮化硅残留，基于浮栅氮化硅蚀刻以后的浮栅多晶硅剩余厚度利用反馈系统且各向同性蚀刻以使各项同性蚀刻后的浮栅多晶硅剩余厚度相同，最终形成具有不同弧度的浮栅多晶硅；在浮栅氮化硅开口区域的浮栅多晶硅层上形成第一侧墙、第二侧墙、源多晶硅线；根据对浮栅多晶硅层各向同性蚀刻所形成的弧度大小，对第一侧墙执行不同的湿法横向回刻蚀时间。
一种获得分栅快闪存稳定尖端工艺制造方法

[发明专利]一种电荷捕获型非易失存储器及其制作方法-CN201710272690.X有效
发明人：李妍;辻直樹;陈广龙 -专利权人：上海华力微电子有限公司
申请日： 2017-04-24 - 公布日： 2020-01-24 - 主分类号： H01L27/11575 文献下载
摘要：一种电荷捕获型非易失存储器及其制作方法，所述电荷捕获型非易失存储器之选择栅和外围区栅极同时沉积、刻蚀形成，进而在存储区与外界区的边界区处无环形冗余结构。所述电荷捕获型非易失存储器通过自对准方法形成侧墙型选择栅，所述电荷捕获型非易失存储器之选择栅的高度高于控制栅的高度。本发明通过自对准的方法形成侧墙型选择栅，有效的减小了选择栅和控制栅之间的距离，从而达到进一步缩小存储单元尺寸的目的；同时，通过沉积控制栅硬掩模版的方法增加控制栅高度，从而形成侧墙型的选择栅，通过控制栅硬掩模版的去除在栅极顶部形成金属硅化物，从而有效降低栅极电阻，有效防止选择栅和控制栅顶部的金属硅化物短接。
一种电荷捕获型非易失存储器及其制作方法

[发明专利]一种空气内侧墙纳米片环栅晶体管及其制造方法-CN202210810607.0在审
发明人：曹磊;殷华湘;张青竹;姚佳欣 -专利权人：中国科学院微电子研究所;北方集成电路技术创新中心（北京）有限公司
申请日： 2022-07-11 - 公布日： 2022-10-11 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及一种具有空气内侧墙的GAAFET器件及其制备方法，本发明在环栅晶体管的制造中采用非晶硅(或多晶硅)临时侧墙与非晶硅(或多晶硅)临时侧墙去除工艺，并利用纳米片沟道释放和原子层淀积(ALD)/CVD/PVD工艺形成纳米片环栅晶体管的空气内侧墙结构。空气内侧墙可有效降低侧墙材料的介电常数，从而降低器件的源漏寄生电容。具有空气内侧墙结构，且兼容主流FinFET制备工艺的纳米片环栅晶体管及其制造方法有利于进一步提升晶体管应用优势。
一种空气内侧纳米片环栅晶体管及其制造方法

[发明专利]水幕墙式空气净化器-CN201710456306.1在审
发明人：陈道斌 -专利权人：苏州博菡环保科技有限公司
申请日： 2017-06-16 - 公布日： 2017-09-15 - 主分类号： B01D47/00 文献下载
摘要：本发明公开了一种水幕墙式空气净化器，包括净化器箱体、进风口和出风口，在净化器箱体内，位于进风口里侧的气流通道上设置有形成两栅水幕水雾墙的净化单元，所述净化单元包括网栅，和设置网栅后面与网栅具有间隔距离的、能喷出水雾并使水雾喷射到网栅上形成一定厚度水幕的多个喷嘴，在净化器箱体内下部设置有为净化单元提供循环水的供水单元。本发明是利用两栅水幕水雾墙对污染空气进行吸附过滤，达到空气净化。网栅水幕水雾墙可多层组合，形成多级过滤，满足不同的净化标准。
水幕空气净化器

[发明专利]水幕墙式空气净化器-CN201410380598.1无效
发明人：杜秋斌 -专利权人：杜秋斌
申请日： 2014-08-04 - 公布日： 2014-10-08 - 主分类号： B01D47/12 文献下载
摘要：本发明公开了一种水幕墙式空气净化器，包括净化器箱体、进风口和出风口，在净化器箱体内，位于进风口里侧的气流通道上设置有形成网栅水幕-水雾墙的净化单元，所述净化单元包括网栅，和设置网栅后面与网栅具有间隔距离的、能喷出水雾并使水雾喷射到网栅上形成一定厚度水幕的多个喷嘴，在净化器箱体内下部设置有为净化单元提供循环水的供水单元。本发明是利用网栅水幕-水雾墙对污染空气进行吸附过滤，达到空气净化。网栅水幕-水雾墙可多层组合，形成多级过滤，满足不同的净化标准。
水幕空气净化器

[发明专利]一种半导体器件及其形成方法-CN201811418850.8在审
发明人：王楠 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2018-11-26 - 公布日： 2020-06-02 - 主分类号： H01L21/336 文献下载
摘要：本发明实施例在形成覆盖伪栅结构的隔离墙前，刻蚀伪栅结构两侧的鳍部到第二高度，使得形成的隔离墙除了覆盖伪栅结构的侧壁还可以延伸到伪栅结构下方的鳍部侧面，由此，能够更好的隔离栅极结构和源区以及漏区。同时，在形成隔离墙后，刻蚀隔离墙外侧的鳍部到第三高度，以去除残留在鳍部上表面以及鳍部侧壁的隔离墙材料，避免残留的隔离墙材料在后续外延生长工艺中阻挡源区和漏区的外延生长，确保器件的可靠性。
一种半导体器件及其形成方法

[发明专利]一种半导体器件及其制造方法-CN200910244134.7有效
发明人：骆志炯;朱慧珑;尹海洲 -专利权人：中国科学院微电子研究所
申请日： 2009-12-29 - 公布日： 2011-06-29 - 主分类号： H01L21/8238 文献下载
摘要：一种半导体器件及其制造方法，所述方法在形成栅堆叠后，在PMOS栅堆叠的侧壁形成第二侧墙缓冲层，所述第二侧墙缓冲层由疏松的低k介质材料形成；而后形成器件的侧墙及源漏/halo区和源、漏极区；而后在氧环境中高温退火，以使氧气环境中的氧气通过所述第二侧墙缓冲层扩散到所述第二栅堆叠的高k栅介质层中。通过本发明不仅降低PMOS的阈值电压，且不影响NMOS器件的阈值电压，而且还可以避免传统工艺去除PMOS侧墙时对栅极及衬底的损伤，从而有效提高器件的整体性能。
一种半导体器件及其制造方法

[发明专利]一种MOS器件结构及其制备方法-CN201110266253.X无效
发明人：黄晓橹;张亮;陈玉文 -专利权人：上海华力微电子有限公司
申请日： 2011-09-08 - 公布日： 2012-01-04 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种MOS器件结构，其侧墙为低K介质层，从而可以减弱高K厚栅MOS器件源漏的边缘电场通过侧墙的电容耦合影响沟道的效应，有效抑制高K厚栅介质MOS器件的短沟道效应，提高MOS器件的性能；同时，公开了一种MOS器件制备方法，该方法通过在侧墙材料淀积过程中进行碳掺杂，使所述侧墙材料的介电常数大大降低，从而可以减弱高K厚栅MOSFET源漏的边缘电场通过侧墙的电容耦合影响沟道的效应，有效抑制高K厚栅介质层
一种 mos 器件结构及其制备方法

[发明专利]FinFET及其制造方法和包括其的电子设备-CN201610153719.8有效
发明人：朱慧珑 -专利权人：中国科学院微电子研究所
申请日： 2016-03-17 - 公布日： 2019-01-22 - 主分类号： H01L29/78 文献下载
摘要：根据实施例，FinFET可以包括：在衬底上形成的鳍；在衬底上形成的与鳍相交的栅堆叠；在栅堆叠的侧壁上形成的栅侧墙，其中，栅侧墙包括电介质材料和负电容材料二者。
finfet 及其制造方法包括电子设备

[发明专利]快闪存储器及其形成方法-CN201310542809.2在审
发明人：赵猛 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-11-05 - 公布日： 2015-05-13 - 主分类号： H01L21/8247 文献下载
摘要：一种快闪存储器和快闪存储的形成方法，其中快闪存储器的形成方法包括：提供具有隔离结构的半导体衬底，在半导体衬底表面形成有隧穿介质层和第一浮栅导电层；形成覆盖于所述隔离结构和第一浮栅导电层表面的第二浮栅导电层；对所述第二浮栅导电层进行掺杂，使得第二浮栅导电层的刻蚀速率小于第一浮栅导电层的刻蚀速率；采用各向异性刻蚀工艺，刻蚀所述第二浮栅导电层，直至暴露出隔离结构的顶部，在所述第一浮栅导电层表面形成浮栅侧墙，且所述浮栅侧墙位于隔离结构侧壁；以所述浮栅侧墙为掩膜，刻蚀去除部分厚度的第一浮栅导电层。本发明增加浮栅和控制栅导电层的重叠面积，从而提高快闪存储器的耦合率，降低工作电压和功耗。
闪存及其形成方法

[发明专利]半导体器件及其制造方法和包括其的电子设备-CN201610154127.8有效
发明人：朱慧珑 -专利权人：中国科学院微电子研究所
申请日： 2016-03-17 - 公布日： 2019-04-26 - 主分类号： H01L29/78 文献下载
摘要：根据实施例，半导体器件可以包括：衬底；在衬底上形成的栅堆叠；在衬底上栅堆叠的侧壁上形成的栅侧墙；以及在衬底中形成的相对于栅堆叠位于相对两侧的源区和漏区，其中，栅侧墙包括电介质材料和负电容材料二者。
半导体器件及其制造方法包括电子设备

[发明专利]半导体结构及其制造方法-CN201510451122.7有效
发明人：钟汇才;罗军;殷华湘;朱慧珑 -专利权人：中国科学院微电子研究所
申请日： 2015-07-28 - 公布日： 2019-01-01 - 主分类号： H01L27/088 文献下载
摘要：该半导体结构可以包括：衬底；在衬底上沿第一方向延伸的鳍；在衬底上沿与第一方向交叉的第二方向延伸从而与鳍相交的多个器件栅堆叠，各器件栅堆叠在侧壁上形成有侧墙，所述多个器件栅堆叠包括相邻的第一器件栅堆叠和第二器件栅堆叠；在第一器件栅堆叠和第二器件栅堆叠之间形成的伪栅堆叠，伪栅堆叠在侧壁上形成有侧墙；在各栅堆叠之间延伸的导电材料。
半导体结构及其制造方法

[发明专利]带侧墙栅结构的深槽超结MOSFET器件及其加工工艺-CN201811012432.9在审
发明人：许剑;刘桂芝;夏虎 -专利权人：无锡麟力科技有限公司
申请日： 2018-08-31 - 公布日： 2019-01-11 - 主分类号： H01L29/78 文献下载
摘要：本发明功率器件技术领域，尤其涉及一种带侧墙栅结构的深槽超结MOSFET器件，包括N+型衬底、N‑型外延层、P型柱深槽结构、P型体区、P+有源区、N+有源区、栅极氧化层、多晶硅栅极、介质层和源极金属。该器件采用侧墙栅结构，侧墙栅位于沟槽氧化层的侧立面上，沟槽氧化层位于P型柱深槽结构正上方，P型柱深槽结构位于N‑外延层内，该结构既保留了深槽超结MOSFET器件横向耗尽快、耐压高的特点，又具有侧墙栅屏蔽JFET电阻的特点，进而提高了超结MOSFET器件的功率密度，并且同时减小了多晶硅与栅氧化层的接触面积，减小Qg栅电荷，进而减小了开关损耗，提高了开关频率。
侧墙超结MOSFET 深槽结构栅结构减小深槽沟槽氧化层外延层源区多晶硅栅极栅极氧化层功率器件开关频率开关损耗器件横向源极金属栅氧化层多晶硅介质层栅电荷屏蔽侧立衬底电阻耐压保留

[发明专利]一种半导体器件的制作方法-CN201610356716.4有效
发明人：李敏 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2016-05-26 - 公布日： 2020-03-10 - 主分类号： H01L27/11521 文献下载
摘要：本发明提供一种半导体器件的制作方法，所述方法包括：提供半导体衬底，在所述半导体衬底上形成有若干间隔设置的浮栅，以及位于所述浮栅上的硬掩膜层；在所述浮栅和所述硬掩膜层的侧壁上形成侧墙，其中所述侧墙的材料包括无定形碳；在相邻所述浮栅之间的半导体衬底中形成浅沟槽隔离结构；去除所述硬掩膜层和所述侧墙，以露出所述浮栅。根据本发明的制作方法，采用无定形碳侧墙保护浮栅以及隧穿氧化层的侧壁，使其在刻蚀工艺中免于收到腐蚀损伤，且无定形碳的灰化去除方法也不会对氧化物造成损伤，因此，采用本发明的制作方法，可以提高器件的性能和可靠性
一种半导体器件制作方法

首页
«上一页
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条