“指令存储”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1753548个，建议您升级VIP下载更多相关专利

[发明专利]一种基于哑元的指令执行方法、计算设备及存储介质-CN202111289517.3在审
发明人：钟俊;柏鑫;江峰;李明宇;汪业盛 -专利权人：武汉深之度科技有限公司
申请日： 2021-11-02 - 公布日： 2022-02-01 - 主分类号： G06F9/30 文献下载
摘要：本发明公开了一种基于哑元的指令执行方法、计算设备及存储介质。方法包括步骤：将应用在内部存储器中的存储数据的第一存储指令提交到所述处理器；根据处理器产生的数据存储异常消息生成第二存储指令；根据第二存储指令所存储数据的存储地址写入哑元；通过处理器执行第二存储指令在内部存储器中存储数据，对所存储的哑元进行替换；当写入哑元后接收到在内部存储器中读取数据的第一读取指令时，通过处理器执行第一读取指令，判断是否读取到哑元；若读取到哑元，提示所读取数据无效，则再次通过处理器执行所述第一读取指令；若未读取到哑元，则通过第一读取指令读取数据。
一种基于指令执行方法计算设备存储介质

[发明专利]能够进行高速处理的半导体存储装置-CN200310104710.0无效
发明人：加藤光司;大岛成夫 -专利权人：株式会社东芝
申请日： 2003-10-31 - 公布日： 2004-05-26 - 主分类号： G11C11/34 文献下载
摘要：本发明的半导体存储装置具备存储器单元阵列、指令解码器和输入输出控制电路。存储器单元阵列由排列的多个存储数据的存储器单元构成。指令解码器对从外部输入的指令进行解码。输入输出控制电路依据从上述指令解码器的输出，控制向上述存储器单元的数据写入、向外部的数据输出。所以，在指示写入的写指令被输入到上述指令解码器时从外部取得的写入数据在输入了上述写指令后输入了2次后的写指令的定时，被写入到上述存储器单元。
能够进行高速处理半导体存储装置

[发明专利]利用辅助存储器来访问存储器的方法和系统-CN200680029842.3无效
发明人：马尔科·J·G·贝库埃 -专利权人： NXP股份有限公司
申请日： 2006-08-11 - 公布日： 2008-08-13 - 主分类号： G06F9/45 文献下载
摘要：提出了利用辅助存储器来访问存储器的方法和系统。根据本发明，访问同一存储器位置的存储指令和随后的加载指令被识别，并且时间差被确定。存储指令包括一个标记，该标记用于指示直到被存储指令存储的数据元素第一次被加载操作加载为止流逝的时间间隔。根据该标记，存储指令可以直接访问主存储器或者通过辅助存储器被传送至主存储器。
利用辅助存储器访问方法系统

[发明专利]用于容忍存储器违反排序检查缓冲器的排空延迟的推测性指令唤醒-CN202080007266.2在审
发明人：约翰·卡拉马丁纳斯;直下进;克里斯南·V·拉马尼;斯科特·托马斯·宾汉 -专利权人：超威半导体公司
申请日： 2020-03-27 - 公布日： 2021-08-06 - 主分类号： G06F9/30 文献下载
摘要：一种用于推测性地执行加载依赖性指令的技术包括检测对于完成的加载指令而言，存储器排序一致性队列已满。所述技术还包括当所述存储器排序一致性队列已满时，将由所述完成的加载指令加载的数据存储至用于存储数据的存储位置中。所述技术还包括推测性地执行依赖于所述完成的加载指令的指令。所述技术还包括响应于时隙在所述存储器排序一致性队列中变得可用，重放所述加载指令。所述技术还包括响应于接收到用于所述重放加载指令的加载数据，通过比较用于所述重放加载指令的所述加载数据与存储在所述存储位置中的由所述完成的加载指令加载的所述数据来测试数据的错误推测。
用于容忍存储器违反排序检查缓冲器排空延迟推测指令唤醒

[发明专利]高效存储器层级管理-CN200780002444.7有效
发明人：迈克尔·威廉·莫罗;托马斯·安德鲁·萨托里乌斯 -专利权人：高通股份有限公司
申请日： 2007-01-22 - 公布日： 2009-02-18 - 主分类号： G06F9/38 文献下载
摘要：在处理器中，在执行程序之前，存在指令和所述程序的一些部分可驻存在数据高速缓冲存储器中的情况。提供硬件和软件技术以在指令高速缓冲存储器中具有未中之后取出所述数据高速缓冲存储器中的指令，从而改进所述处理器的性能。如果指令不存在于所述指令高速缓冲存储器中，那么指令取出地址作为数据取出地址发送到所述数据高速缓冲存储器。如果有效数据存在于所述数据高速缓冲存储器中所述所供应的指令取出地址处，那么所述数据实际上是指令，且取出数据高速缓冲存储器条目，并将其作为指令供应给处理器复合体。指令页表中可包括额外位以在所述指令高速缓冲存储器中出现未中时，指示应针对所述指令检查所述数据高速缓冲存储器。
高效存储器层级管理

[发明专利]微处理器以及宏指令执行方法-CN200810146121.1有效
发明人：吉拉德·M·卡尔;柯林·艾迪;罗德尼·E·虎克 -专利权人：威盛电子股份有限公司
申请日： 2008-08-06 - 公布日： 2008-12-24 - 主分类号： G06F9/30 文献下载
摘要：微处理器包括指令编译器，指令编译器将微处理器的宏架构中的宏指令集的一宏指令转换成恰好的三个微指令以对存储器操作数执行读取/修改/写入运算。第一微指令指示微处理器从存储器位置加载存储器操作数至微处理器内，以及计算存储器位置的目的地址。第二微指令指示微处理器对所加载的存储器操作数执行算术或逻辑运算以产生结果值。第三微指令指示微处理器将结果值写入存储器位置，存储器位置的目的地址是由第一微指令所计算。第一执行单元接收第一微指令以对应地将存储器操作数从存储器位置加载至微处理器内。另外不同的第二执行单元亦接收第一微指令，并且对应地计算存储器位置的目的地址。
微处理器以及指令执行方法

[发明专利]一种硬币真假识别及计数的存储设备、方法及系统-CN202310005350.6在审
发明人：刘光明;陈志海;樊星星;刘辉;朱秀军 -专利权人：长城信息股份有限公司
申请日： 2023-01-04 - 公布日： 2023-05-02 - 主分类号： G07D7/004 文献下载
摘要：本发明公开了一种硬币真假识别及计数的存储设备、方法及系统，设备包括：当退币口、进币口、指令输入模块、硬币模块、控制模块及硬币存储器；当用户通过进币口放入硬币时，硬币模块对放入的硬币逐个进行真假识别及计数；若识别出目标硬币为假币，控制模块通过退币口退出目标硬币；若识别出目标硬币为真币，控制模块接收指令输入模块的输入指令，输入指令包括存储指令或退币指令；当输入指令为退币指令时，控制模块通过退币口退出目标硬币；当输入指令为存储指令时，控制模块将目标硬币存储至硬币存储器中。用于对硬币的真假进行识别，以及进行计数和存储，提高了硬币办理业务的效率。
一种硬币真假识别计数存储设备方法系统

[发明专利]微处理器及其执行的方法-CN201010194974.X有效
发明人： G·葛兰·亨利;罗德尼E·虎克;柯林·艾迪 -专利权人：威盛电子股份有限公司
申请日： 2010-06-01 - 公布日： 2011-03-09 - 主分类号： G06F9/38 文献下载
摘要：一种微处理器，包括高速缓存、指令组以及存储器子系统。指令组包括第一预取指令与第二预取指令，第一预取指令与第二预取指令中每一者用来命令微处理器自系统存储器预取数据快取列至高速缓存。存储器子系统用来执行第一预取指令与第二预取指令。对于第一预取指令，存储器子系统根据既定情况组而放弃自系统存储器预取数据快取列至高速缓存。对于第二预取指令，存储器子系统根据既定情况组来完成自系统存储器预取数据快取列至高速缓存。
微处理器及其执行方法

[发明专利]一种存储器的控制方法、存储器控制器、电子设备及存储介质-CN201910399956.6有效
发明人：朱荣臻;白鹏鹏 -专利权人：西安艾可萨科技有限公司
申请日： 2019-05-14 - 公布日： 2023-03-14 - 主分类号： G06F3/06 文献下载
摘要：本发明公开了一种存储器的控制方法、存储器控制器、电子设备及存储介质，所述控制方法包括：获取指令信息；根据所述指令信息确定目标存储器；根据所述指令信息和指令序列码集获取目标序列码，所述指令序列码集包括若干指令序列码；根据所述目标存储器和所述目标序列码完成操作。本发明实施例通过预先建立好的指令序列码集直接根据指令信息获取目标序列码，可以实现根据指令信息直接调取目标序列码，进而避免了Flash控制器频繁生成指令序列码的程序，从而提高了Flash控制器的利用效率，减少了访问NAND Flash存储器的时间和提高了访问NAND Flash存储器的速度。
一种存储器控制方法控制器电子设备存储介质

[发明专利]多片处理器及其操作方法-CN201710320187.7有效
发明人： S·查德哈;R·A·科尔德斯;D·A·赫鲁塞基;H·Q·勒;E·A·麦克格隆 -专利权人：国际商业机器公司
申请日： 2017-05-09 - 公布日： 2020-09-01 - 主分类号： G06F15/78 文献下载
摘要：本发明涉及实现维护被拒指令的加载/存储单元的多片处理器的操作。一种多片处理器的操作，所述多片处理器包括多个执行片、多个加载/存储片、以及一个或多个指令排序单元，其中操作包括：在加载/存储片处从指令排序单元接收要发出的指令；在所述加载/存储片处确定所述指令的拒绝条件；以及响应于确定所述指令的所述拒绝条件，在所述加载/存储片中维护所述指令的状态信息，而不是向所述指令排序单元通知所述指令的拒绝。
处理器及其操作方法

[发明专利]一种用于基于三维可视化的配电管理系统的存储器系统-CN202211234233.9有效
发明人：张茂仁;王明海;徐敬;丁镇涛;皮荣;李焕亮 -专利权人：新云滕（云南）科技有限公司
申请日： 2022-10-10 - 公布日： 2022-12-09 - 主分类号： G06F3/06 文献下载
摘要：本发明公开了一种用于基于三维可视化的配电管理系统的存储器系统，包括处理器、存储器控制器以及多个存储体；存储器控制器被配置为进行以下操作：从处理器接收存储体激活指令；根据存储体激活指令以及预定义规则，生成用于选择存储体的掩码列表；从处理器接收针对第一存储体的数据读取指令，其中，针对第一存储体的数据读取指令的奇偶校验位的一部分由用于选择存储体的第一掩码覆盖；在接收到针对第一存储体的数据读取指令之后，根据用于选择存储体的掩码列表确定针对第一存储体的数据读取指令要被发送到第一存储体；在确定针对第一存储体的数据读取指令要被发送到第一存储体之后，向第一存储体发送针对第一存储体的数据读取指令。
一种用于基于三维可视化配电管理系统存储器

[发明专利]数据处理方法、装置、计算机设备和存储介质-CN201911251492.0在审
发明人：不公告发明人 -专利权人：中科寒武纪科技股份有限公司
申请日： 2019-12-09 - 公布日： 2021-06-25 - 主分类号： G06N20/00 文献下载
摘要：本公开涉及一种一种数据处理方法、装置、计算机设备和存储介质。所述计算机设备包括控制模块，所述控制模块包括：指令缓存单元、指令处理单元和存储队列单元；所述指令缓存单元，用于存储所述人工神经网络运算关联的计算指令；所述指令处理单元，用于对所述计算指令解析得到多个运算指令；所述存储队列单元，用于存储指令队列，该指令队列包括：按该队列的前后顺序待执行的多个运算指令或计算指令。
数据处理方法装置计算机设备存储介质

[发明专利]显示控制器读取系统存储器中的存储数据的方法-CN03110171.2有效
发明人：林瑞霖;吴胜宗;蔡日兴;黄祥毅;张维昀;刘国平;何桓蓁 -专利权人：威盛电子股份有限公司
申请日： 2003-04-15 - 公布日： 2003-10-01 - 主分类号： G06F9/30 文献下载
摘要：一种显示控制器读取系统存储器中所存储数据的方法，该方法包含：使用存储控制器来设定块容量限制值；使存储控制器根据块容量限制值将与预定读取顺序相对应的多个存储器读取指令划分为多个指令段，其中每一个指令段的相应的多个存储器读取指令所要读取的存储数据的总量不大于块容量限制值；和当指令段中的多个存储器读取指令是用来读取存储器装置中N页上的数据时，就使用该存储控制器来调整多个存储器读取指令的读取顺序，以便使驱动存储器装置仅需执行(N－1)次页面切换。
显示控制器读取系统存储器中的存储数据方法

[发明专利]用于包括屏障指令的指令序列的处理器性能改进-CN201380008415.7有效
发明人： D·E·威廉斯;G·L·格思里;W·斯塔克 -专利权人：国际商业机器公司
申请日： 2013-01-22 - 公布日： 2017-09-08 - 主分类号： G06F9/00 文献下载
摘要：一种用于处理指令序列的技术，该指令序列包括屏障指令、在屏障指令之前的加载指令和跟随屏障指令的随后存储器访问指令，该技术包括由处理器内核基于由处理器内核接收到用于对应于加载指令的读操作的良好组合响应以及用于加载指令的数据中的最早的一个来确定加载指令被解决该技术还包括如果随后存储器访问指令的执行未在屏障指令的完成之前被发起，则由处理器内核响应于确定完成的屏障指令来发起随后存储器访问指令的执行。该技术进一步包括如果随后存储器访问指令的执行在屏障指令的完成之前被发起，则由处理器内核响应于确定完成的屏障指令来中断关于无效对随后存储器访问指令的追踪。
用于包括屏障指令序列处理器性能改进

[发明专利]处理器-CN200680011388.9无效
发明人：田中哲也;桧垣信生;瓶子岳人 -专利权人：松下电器产业株式会社
申请日： 2006-03-07 - 公布日： 2008-04-02 - 主分类号： G06F9/38 文献下载
摘要：本发明的处理器(100)包括：主指令缓冲器(122)，存储并提供从所述指令高速缓冲存储器(10)提取的一个以上的指令；TAR用指令缓冲器(123)，存储并辅助提供从所述指令高速缓冲存储器(10)提取的一个以上的指令；选择器(121)，将一般指令缓冲器(122)及TAR用指令缓冲器(123)中的任一个选择为指令提供源；以及指令获取控制部(102)，在执行TAR用充指令的情况下，提取由TAR用充指令确定的一个以上的指令并存储到TAR用指令缓冲器(123)，在反复提供所提取的指令时，控制选择器(121)从而选择TAR用指令缓冲器(123)，通过选择器(121)使TAR用指令缓冲器(123)提供指令。
处理器