“罗德尼·E·虎克”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果55个，建议您升级VIP下载更多相关专利

[发明专利]编译器系统及将应用源程序编译为可执行程序的方法-CN201810354229.3有效
发明人： G·葛兰·亨利;罗德尼·E·虎克;泰瑞·派克斯;道格拉斯·R·瑞德 -专利权人：上海兆芯集成电路有限公司
申请日： 2016-11-29 - 公布日： 2022-03-15 - 主分类号： G06F8/41 文献下载
摘要：本发明涉及一种编译器系统及将应用源程序编译为可执行程序的方法。该编译器系统将应用源程序转换为与预定ISA相对应的能够由通用处理器所执行的可执行程序。该处理器包括能够被编程以执行UDI的PEU。该编译器系统包括PEU编程工具，该PEU编程工具将处理器的PEU所要执行的处理操作的功能描述转换为用于对PEU进行编程以响应于指定UDI来执行处理操作的编程信息。该编译器系统还包括编译器，该编译器将应用源程序转换为可执行程序，所述编译器包括优化例程，该优化例程用于：利用指定的UDI表示应用源程序中的一部分，将该UDI插入到可执行程序中，以及还将用于指定所述UDI和编程信息在可执行程序中的位置的UDI加载指令插入到可执行程序中。
编译器系统应用源程序编译可执行程序方法

[发明专利]具有可编程预取器的处理器-CN201680054997.6有效
发明人：葛兰·G·亨利;罗德尼·E·虎克;泰瑞·派克斯;道格拉斯·R·瑞德 -专利权人：上海兆芯集成电路有限公司
申请日： 2016-11-29 - 公布日： 2021-11-23 - 主分类号： G06F12/0862 文献下载
摘要：一种处理器，其包括用于从外部存储器预取信息的可编程预取器。所述可编程预取器包括加载监视器、可编程预取引擎和预取请求器。所述加载监视器追踪通过所述处理器所发出的加载请求，以从所述外部存储器检索信息。所述可编程预取引擎被配置成通过至少一个预取程序来编程以运行为编程预取器，从而使得在所述处理器的操作期间，所述编程预取器基于通过所述处理器所发出的加载请求，生成至少一个预取地址。所述请求器使用每一所生成的预取地址从所述外部存储器预取信息。预取存储器可以存储一个或多个预取程序，并且可以包括预取编程器以基于正执行的进程从所存储的预取程序中进行选择来编程所述预取器。可以根据预取定义来配置每一预取程序。
具有可编程预取器处理器

[发明专利]用于动态配置执行资源的具有可扩展指令集架构的处理器-CN201680053747.0有效
发明人： G·葛兰·亨利;罗德尼·E·虎克;泰瑞·派克斯;道格拉斯·R·瑞德 -专利权人：上海兆芯集成电路有限公司
申请日： 2016-11-29 - 公布日： 2021-08-20 - 主分类号： G06F15/00 文献下载
摘要：一种动态配置执行资源的具有可扩展指令集架构的处理器。该处理器包括可编程执行单元(PEU)，其中可对可编程执行单元进行编程以响应于用户定义指令(UDI)来执行用户定义功能。可编程执行单元包括可编程逻辑元件和可编程互连器，可编程逻辑元件和可编程互连器被共同配置为被编程以执行至少一个处理操作。UDI加载器响应于用于指定UDI和对PEU编程所使用的编程信息的位置的UDI加载指令。可编程执行单元可以针对一个或多个UDI进行编程以用于一个或多个处理。指令表存储各UDI和相应的用以标识该UDI并根据需要可对可编程执行单元进行重新编程的信息。UDI处理程序询问指令表以标识接收到的UDI并将相应信息发送给可编程执行单元从而执行相应的用户定义功能。
用于动态配置执行资源具有扩展指令架构处理器

[发明专利]具有可编程预取器的处理器-CN201810654756.6有效
发明人：葛兰·G·亨利;罗德尼·E·虎克;泰瑞·派克斯;道格拉斯·R·瑞德 -专利权人：上海兆芯集成电路有限公司
申请日： 2016-11-29 - 公布日： 2020-12-15 - 主分类号： G06F12/0862 文献下载
摘要：一种具有可编程预取器的处理器，其包括用于从外部存储器预取信息的可编程预取器。可编程预取器包括加载监视器、可编程预取引擎和预取请求器。加载监视器追踪通过处理器所发出的加载请求，以从外部存储器检索信息。可编程预取引擎被配置成通过至少一个预取程序来编程以运行为编程预取器，从而使得在处理器的操作期间，编程预取器基于通过处理器所发出的加载请求，生成至少一个预取地址。请求器使用每一所生成的预取地址从外部存储器预取信息。预取存储器可以存储一个或多个预取程序，并且可以包括预取编程器以基于正执行的进程从所存储的预取程序中进行选择来编程预取器。可以根据预取定义来配置每一预取程序。
具有可编程预取器处理器

[发明专利]具有包括动态可编程的功能单元的存储器控制器的处理器-CN201710873051.9有效
发明人： G·葛兰·亨利;罗德尼·E·虎克;泰瑞·派克斯;道格拉斯·R·瑞德 -专利权人：上海兆芯集成电路有限公司
申请日： 2017-09-25 - 公布日： 2020-12-15 - 主分类号： G06F12/0855 文献下载
摘要：一种具有包括动态可编程的功能单元的存储器控制器的处理器，该处理器包括存储器控制器，其中该存储器控制器用于使外部存储器和可编程功能单元即PFU接合。利用PFU程序来对PFU进行编程以修改存储器控制器的操作，其中该PFU包括可编程逻辑元件和可编程互连器。例如，利用PFU程序对PFU进行编程，以在处理器的操作期间添加功能或以其它方式修改存储器控制器的现有功能，从而增强该存储器控制器的功能。这样，一旦制造了处理器，存储器控制器的功能和/或操作不是固定的，而是作为代替，可以在制造之后修改存储器控制器，以诸如在执行相应进程时提高处理器的效率和/或增强处理器的性能。
具有包括动态可编程功能单元存储器控制器处理器

[发明专利]转换系统和将可执行程序转换为定制可执行程序的方法-CN201810355729.9有效
发明人： G·葛兰·亨利;罗德尼·E·虎克;泰瑞·派克斯;道格拉斯·R·瑞德 -专利权人：上海兆芯集成电路有限公司
申请日： 2016-11-29 - 公布日： 2020-10-30 - 主分类号： G06F9/30 文献下载
摘要：本发明涉及一种转换系统和将可执行程序转换为定制可执行程序的方法。该转换系统将与预定ISA相对应的标准可执行程序转换为能够由通用处理器执行的定制可执行程序。所述处理器包括能够被编程以执行UDI的PEU。转换系统包括PEU编程工具，PEU编程工具将处理器的PEU所要执行的处理操作的功能描述转换为用于对PEU进行编程以响应于UDI来执行处理操作的编程信息。转换器将标准可执行程序转换为定制可执行程序，并且包括优化例程，优化例程用于：利用指定的UDI替代标准可执行程序中的一部分，将UDI插入到定制可执行程序中，以及还插入用于指定UDI以及编程信息在定制可执行程序中的位置的UDI加载指令。
转换系统可执行程序定制方法

[发明专利]以内存访问类型来分配的全关联快取内存-CN201510796823.4有效
发明人： 罗德尼·E·虎克;柯林·艾迪;道格拉斯·R·瑞德;约翰·麦可·吉尔 -专利权人：上海兆芯集成电路有限公司
申请日： 2015-11-18 - 公布日： 2020-08-04 - 主分类号： G06F12/02 文献下载
摘要：本发明提供一种全关联快取内存，包括：具有存储组件的阵列；分配单元，用以分配所述阵列的存储组件以因应于在所述快取内存中未命中的内存访问；其中每个所述内存访问具有多个预定内存访问类型(MAT)其中一个相关联的MAT，其中所述MAT由所述快取内存所接收；其中所述阵列的每一个有效存储组件具有所述多个预定MAT其中一个相关联的MAT；其中对于所述多个预定MAT中的每一个MAT来说，所述分配单元保持：计数器，用以计数关联于所述MAT的阵列的有效存储组件的数目；以及对应的阈值；以及其中所述分配单元分配所述阵列的任何一个存储组件以因应于在所述快取内存中未命中的内存访问，除非所述内存访问的MAT的计数已达到对应的阈值，在此情况下，所述分配单元替换关联于所述快取内存的MAT的有效存储组件的其中一个。
内存访问类型分配关联

[发明专利]高速缓冲存储器及其工作方法和处理器-CN201710068091.6有效
发明人： 罗德尼·E·虎克;道格拉斯·R·瑞德 -专利权人：上海兆芯集成电路有限公司
申请日： 2017-02-06 - 公布日： 2020-02-07 - 主分类号： G06F12/0813 文献下载
摘要：本发明涉及高速缓冲存储器及其工作方法和处理器。一种集关联式高速缓冲存储器，包括：排列为M个集×N个通路的存储条目的M×N的存储器阵列，其中M和N两者都是大于1的整数。在所述M个集的相互独立的P个组中的各组内，所述N个通路能够单独供电。控制器针对所述P个组中的各组，监视该组的利用趋势，并且基于所述利用趋势来在不同的时间实例期间向该组的所述N个通路中的不同数量的通路动态地提供电力。
高速缓冲存储器及其工作方法处理器

[发明专利]DRAM控制器及其控制方法和计算机程序产品-CN201710018716.8有效
发明人： 罗德尼·E·虎克;道格拉斯·R·瑞德;泰瑞·帕克斯 -专利权人：上海兆芯集成电路有限公司
申请日： 2017-01-10 - 公布日： 2020-02-07 - 主分类号： G11C11/406 文献下载
摘要：本发明涉及DRAM控制器及其控制方法和计算机程序产品。一种用于控制包括多个块的动态随机存取存储器即DRAM的控制器。块是DRAM中的一个或多个存储单元，针对该一个或多个存储单元，DRAM控制器可以选择性地启用或禁用刷新。DRAM控制器包括多个标志，该多个标志各自用于与DRAM的多个块中的块相关联。净化控制器确定要净化块，并且作为响应，设置与该块相关联的标志，并且针对该块禁用刷新。响应于后续接收到从该块中的位置读取数据的请求，在清除了该标志的情况下，DRAM控制器读取该位置并返回从该位置读取到的数据；以及在设置了该标志的情况下，DRAM控制器抑制读取DRAM并且返回零值。
dram 控制器及其控制方法计算机程序产品

[发明专利]处理器及其操作方法、计算机可读存储介质-CN201480065192.2有效
发明人： 罗德尼·E·虎克;史蒂芬·嘉斯金斯;道格拉斯·R·瑞德;杰森·陈 -专利权人：上海兆芯集成电路有限公司
申请日： 2014-11-26 - 公布日： 2019-08-06 - 主分类号： G06F13/362 文献下载
摘要：一种处理器，包含具有多个快取项目的一快取存储器。各快取项目存有一快取列的数据、该快取列的一状态与一标签。该快取存储器包含一引擎。该引擎包含一个或多个有限状态机。该处理器亦包含用以连接一总线的一接口。响应于一架构回写与无效指令，该处理器通过该总线自该快取存储器回写多个修改过的快取列至该系统存储器，并无效该快取存储器的该多个快取项目的状态。响应于被指示针对该多个快取项目中的各快取项目执行一快取诊断操作，该引擎将该些快取项目的状态与标签写至该总线且并未无效该些快取项目的状态。
存储器诊断

[发明专利]具备多种替换策略的组相联高速缓存存储器-CN201510796669.0有效
发明人： 罗德尼·E·虎克;柯林·艾迪;道格拉斯·R·瑞德;约翰·麦可·吉尔 -专利权人：上海兆芯集成电路有限公司
申请日： 2015-11-18 - 公布日： 2019-06-11 - 主分类号： G06F12/0862 文献下载
摘要：本发明提供一种组相关联快取内存，包括：具有存储组件的阵列，其被布置为M个集合与N个分路；分配单元，用以分配所述阵列的存储组件以因应于在所述快取内存中未命中的内存访问，其中所述内存访问的每一个选取所述M个集合中的一个集合；包裹指定符，用于多个包裹中的每一个包裹，所述包裹指定符用以指定:包含于所述包裹的N个分路的分路子集，其中关联于选定集合的包裹的分路子集相互排斥；以及多个预定替换方案中且关联于所述包裹的其中一个替换方案；以及其中对于每个所述内存访问来说，所述分配单元:选取所述多个包裹的其中一个包裹的包裹指定符以因应于所述内存访问；以及使用关联于所述包裹的替换方案来分配所述包含于包裹的被选取集合的N个分路中的子集。
多样替换策略集合关联内存

[发明专利]组相联高速缓存-CN201510796666.7有效
发明人： 罗德尼·E·虎克;柯林·艾迪;道格拉斯·R·瑞德;约翰·麦可·吉尔 -专利权人：上海兆芯集成电路有限公司
申请日： 2015-11-18 - 公布日： 2019-06-11 - 主分类号： G06F12/02 文献下载
摘要：本发明提供一种组相联高速缓存，包括：具有存储组件的阵列，其被布置为M个组与N个分路，其中所述M个组中的每个组属于L个相互排斥的群组中的一个；分配单元，用以分配所述阵列的存储组件以因应于在所述快取内存中未命中的内存访问；其中所述内存访问的每一个选取所述M个组中的一个组；其中每个所述内存访问具有多个预定内存访问类型(MAT)其中一个相关联的MAT，其中所述MAT由所述快取内存所接收；映射用于L个相互排斥的群组中的每一个群组:为所述多个预定MAT中的每一个MAT，用以将所述MAT关联于所述阵列的N个分路中的一个或多个分路的子集；以及其中对于每个所述内存访问来说，所述分配单元分配所述选定组的一个或多个分路的子集中的一个组，所述选定组经由映像关联于内存访问的MAT以及所述L个相互排斥的群组中包括所述选定组的一个群组。
基于内存访问类型组块来分配

[发明专利]处理器以及用于操作处理器的方法-CN201510795191.X有效
发明人： 罗德尼·E·虎克;柯林·艾迪;道格拉斯·R·瑞德;约翰·麦可·吉尔 -专利权人：上海兆芯集成电路有限公司
申请日： 2015-11-18 - 公布日： 2019-06-11 - 主分类号： G06F12/0873 文献下载
摘要：本发明提供一种集合关联快取内存，包括：具有存储组件的阵列，其被布置为N个分路；分配单元，用以分配所述阵列的所述存储组件以因应于在所述快取内存中未命中的内存访问；其中，每个所述内存访问具有多个预定内存访问类型(MAT)其中之一个相关联的MAT，其中所述MAT由所述快取内存所接收；映射，为所述多个预定MAT中的每一个MAT，用以将所述MAT关联于子集，所述子集包括所述N个分路中的一个或多个分路；其中对于每个所述内存访问来说，所述分配单元分配所述具有一个或多个分路的子集中的一个分路，所述具有一个或多个分路的子集被所述映射关联于所述内存访问的所述MAT；以及其中，在所述快取内存的操作期间，所述映射可动态地被更新。
基于内存访问类型分路分配

[发明专利]根据记忆体存取类型的效益并配合积极层级的预取-CN201510810493.X有效
发明人： 罗德尼·E·虎克;柯林·艾迪;道格拉斯·R·瑞德;约翰·麦可·吉尔 -专利权人：上海兆芯集成电路有限公司
申请日： 2015-11-20 - 公布日： 2019-04-30 - 主分类号： G06F9/38 文献下载
摘要：处理器包括根据记忆体存取预取资料的预取器，每一记忆体存取与多个预定记忆体存取类型中的记忆体存取类型相关联。处理器也包括用以保存多个分数的表格，前述的分数是用以根据多个预定记忆体存取类型表明预取器预取资料的效益。预取器根据记忆体存取之积极层级预取资料，积极层级并是以表格中的多个分数以及相关联的记忆体存取中的记忆体存取类型所得到。
根据记忆体存取类型效益配合积极层级

[发明专利]考虑到内存访问类型的快取内存替换策略-CN201510799504.9有效
发明人： 罗德尼·E·虎克;柯林·艾迪;道格拉斯·R·瑞德;约翰·麦可·吉尔 -专利权人：上海兆芯集成电路有限公司
申请日： 2015-11-18 - 公布日： 2019-04-16 - 主分类号： G06F12/02 文献下载
摘要：一种集合关联快取内存包括：具有存储组件的阵列被布置为M个集合与N个分路；分配单元分配阵列的存储组件以因应于在快取内存中未命中的内存访问，内存访问的每一个选取M个集合中的一个集合；其中每个内存访问具有多个预定内存访问类型(MAT)其中一个相关联的MAT，MAT由快取内存所接收；阵列的每个有效存储组件具有多个预定MAT其中一个相关联的MAT；用于多个预定MAT中的每一个MAT的映射，映射包括MAT优先级；其中因应于在快取内存中未命中的内存访问，分配单元判定出所选定集合的第一分路和第二分路以基于替换策略来做替换；以及当第一分路的MAT优先级高于第二分路的MAT优先级，替换第二分路第一分路。
考虑到内存访问类型替换策略

1
2
3
4
下一页»
尾页
共 55 条