专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果1567167个,建议您升级VIP下载更多相关专利
  • [发明专利]使用采样时间至数字转换器的倍频延迟锁定环路-CN201710477077.1有效
  • 王海松;O·布尔格 - 马维尔亚洲私人有限公司
  • 2017-06-21 - 2022-04-19 - H03L7/081
  • 倍频延迟锁定环路电路包括延迟链和反馈环路,延迟链包括串联连接的多个可变延迟电路并且具有延迟链输出,反馈环路包括用于获得数字控制信号的电路系统,该数字控制信号表示延迟链输出中的相位偏移的幅度和符号,以用于控制可变延迟电路中的可变延迟电路中的延迟用于获得数字控制信号的电路系统包括被配置为对输入之间的时间延迟进行操作以生成数字控制信号的采样时间至数字转换器(STDC)。STDC用从延迟链输出和反馈除法器的输出获得的信号之间的第一差,减去从延迟链输出和反馈除法器的输出获得的信号之间的第二差,以提供差值,并且该差值指示延迟链输出中的输出偏移的符号和幅度。
  • 使用采样时间数字转换器倍频延迟锁定环路
  • [发明专利]信号产生电路及操作系统-CN202111581628.1在审
  • 李佳颖 - 新唐科技股份有限公司
  • 2021-12-22 - 2022-07-01 - H03K17/28
  • 本发明提供了一种信号产生电路及操作系统,用以唤醒一特定电路,并包括一检测电路、一延迟电路以及一判断电路。检测电路用以检测是否发生一唤醒事件,并产生一检测信号。延迟电路延迟检测信号,用以产生一延迟信号。判断电路根据延迟信号以及一电源关闭信号,判断唤醒事件是否合规。当唤醒事件合规时,判断电路使能一唤醒信号,用以唤醒特定电路。当唤醒事件不合规时,判断电路重置检测电路
  • 信号产生电路操作系统
  • [发明专利]一种计算机电源及计算机电源设计方法-CN202111004442.X在审
  • 陈定邦;闫波;李岩 - 浪潮电子信息产业股份有限公司
  • 2021-08-30 - 2022-03-08 - G06F1/26
  • 本申请公开了一种计算机电源及计算机电源设计方法,包括延迟电路1和输出电路2;延迟电路1的输入端与控制信号输入端连接,延迟电路1的输出端与输出电路2的控制端连接;延迟电路1包括第一电阻R1和第一电容C1;第一电阻R1的输入端作为延迟电路1的输入端与控制信号输入端连接,第一电阻R1的输出端和第一电容C1的输入端连接,第一电阻R1的输出端作为延迟电路1的输出端与输出电路2的控制端连接,第一电容C1的输出端接地本申请在输出电路2的控制端增加延迟电路1,延迟电路1利用RC电路电路中电压升压速度的影响,只需调整延迟电路1中的阻值和/或容值就可以控制输出电路2的控制端的电压升压速度,从而控制输出电路2的开启时间。
  • 一种计算机电源设计方法
  • [实用新型]脉冲延迟信号发生器-CN200720096960.8有效
  • 谈小虎;郭文成 - 核工业理化工程研究院
  • 2007-08-03 - 2008-09-10 - H03K5/14
  • 本实用新型公开了一种脉冲延迟信号发生器,包括主单元和可扩展延迟单元。主单元包括单片机系统、计数时钟电路和基准脉冲发生电路;可扩展延迟单元包括可预置数字延迟电路和模拟延迟电路。主单元通过计数时钟、数据总线、片选总线、基准脉冲与可扩展延迟单元相连,基准脉冲发生电路输出的基准脉冲经由可进行大范围、低分辨率延迟的可预置数字延迟电路输出的数字延迟输出脉冲与可进行高分辨率延时的可编程延迟线芯片连接本实用新型可以将多路输出集成在一起,提高了集成度;电路简单、成本低,同时具有高精度和高稳定度等优点。
  • 脉冲延迟信号发生器
  • [实用新型]一种光模块-CN202220772637.2有效
  • 路磊;金成浩;王永辉;王健惠 - 青岛海信宽带多媒体技术有限公司
  • 2022-03-30 - 2022-07-22 - H04B10/40
  • 本申请公开了一种光模块,复位信号生成组件包括参考电路、第一MOS管、比较器、反相器、触发器、延迟电路和异或门电路。参考电路与比较器的反向输入端连接。第一MOS管栅极与比较器的正向输入端连接。触发器,第一输出端与延迟电路的输入端连接。延迟电路包括第一、二延迟电路。第一延迟电路输出端与异或门电路的第一输入端连接。第二延迟电路,输入端与第一延迟电路的输入端连接,输出端与异或门电路的第二输入端连接,与第一延迟电路延迟时间不同。复位信号生成组件自动生成复位信号,不再占用MCU的IO口输出复位信号。
  • 一种模块
  • [发明专利]一种组合电路延迟测试方法及其系统-CN202310777937.9在审
  • 虞志益;于贻鹤;尹宁远;潘万圆;唐成程 - 中山大学
  • 2023-06-28 - 2023-10-27 - G01R31/317
  • 本发明公开了一种组合电路延迟测试方法及其系统,方法包括:将多个待测试电路级联,在每个级联的待测试电路中插入中插单元,形成多组级联的测试电路;将测试数据输入多组级联的测试电路中,采用不同频率的时钟对多组级联的测试电路进行测试,获得多组级联电路延迟时间;将多组级联中的所有中插单元级联成中插单元路径,获取中插单元电路延迟时间;将多组级联电路延迟时间减去中插单元电路延迟时间除以多组级联的测试电路的级联个数,获得单个待测试电路延迟时间;本发明解决了无法测出最大延迟小于整体电路最小运行时钟周期的组合逻辑电路的问题,提高创新电路的性能评估能力。
  • 一种组合电路延迟测试方法及其系统
  • [发明专利]电压调整系统与电压调整方法-CN201210441465.1有效
  • 阿迪尔·修瑟因 - 联发科技(新加坡)私人有限公司
  • 2012-11-07 - 2017-01-18 - G06F1/26
  • 本发明提供的电压调整系统,包含仿真电路、采样电路、查找表和控制器。仿真电路包含逻辑单元。采样电路包含延迟单元以及采样单元,对仿真电路的输出进行采样。查找表具有基于至少一条件来配置仿真电路与采样电路的信息。控制器根据查找表中的信息来配置仿真电路和采样电路延迟单元包含多组延迟元件,采样单元每一组延迟元件的输出采样并产生多比特延迟信号来提供逻辑单元对通过仿真电路传播的输入信号所产生的延迟量信息,其中每一比特表示输入信号是否通过相应的延迟元件进行传播。本发明揭示的电压调整系统与方法能够通过仿真路径和获取的延迟量信息来反映所仿真的路径对输入信号产生的延迟
  • 电压调整系统方法
  • [发明专利]计算采样相位误差的计算电路-CN03107289.5有效
  • 海因内希·申克;迪尔克·德克 - 印芬龙科技股份有限公司
  • 2003-03-21 - 2003-10-08 - H04L7/02
  • 一种计算电路,用于计算判定反馈时钟相位校准电路的采样相位误差信号,具有:第一延迟单元链,具有多个串联的延迟单元,用于延迟判决装置的数字估计ak;第二延迟单元链,具有多个串联的延迟单元,用于延迟均衡信号(zk,ek);乘法器阵列,包括多个以矩阵形式排列的乘法器并将未延迟的数字估计ak和第一延迟单元链的所有延迟单元的延迟估计乘以均衡信号(zk,ek)和第二延迟单元链的所有延迟单元的延迟输出信号,以便产生乘积信号;加权电路,将乘法器阵列产生的乘积信号乘以可调的权重系数(bi,j);和加法器,将加权电路加权的乘积信号加至由计算电路信号输出端输出的采样相位误差信号(Vk)上。
  • 计算采样相位误差电路
  • [发明专利]时钟产生电路和电子装置-CN201110220399.0无效
  • 高桥直树 - 索尼公司
  • 2011-08-03 - 2012-03-14 - H03L7/099
  • 在此公开了一种时钟产生电路,包括:电流控制振荡部分,其包括多个延迟电路,该延迟电路包括多个电流控制延迟电路,该多个电流控制延迟电路适于将信号延迟与对其提供的电流相对应的延迟量,该多个延迟电路连接从而形成闭合回路并适于输出由所述闭合回路形成的时钟信号;相位控制部分,其包括适于比较时钟信号和参考信号的比较器,并适于输出控制电流给所述电流控制延迟电路,该控制电流变化从而减小时钟信号和参考信号之间的相位差;以及扩展电流产生部分,其适于将电流值与控制电流的电流值不相同的扩展频谱电流替代控制电流,提供给所述电流控制延迟电路中特定的一个或多个。
  • 时钟产生电路电子装置
  • [发明专利]DLL电路和具有该电路的半导体设备-CN200710142196.8无效
  • 高井康浩 - 尔必达存储器股份有限公司
  • 2007-03-07 - 2008-01-16 - H03L7/081
  • 一种DLL电路,包括:延迟电路,其输出第一和第二经过延迟的时钟信号,该时钟信号通过根据控制信号选择的延迟时间延迟参考时钟信号而获得;插值电路,其插值经过延迟的时钟信号之间的相差以输出内部时钟信号;输出电路,其产生预定的信号;伪输出电路,其具有与输出电路同样的传输特性,并输出与该预定信号具有相同相位的反馈时钟信号;相位比较电路,其比较参考时钟信号与反馈时钟信号的相位;延迟控制电路,其在两个相位都相等的方向上控制该控制信号;其中,第二延迟时钟信号的延迟时间比第一延迟时钟信号大等于该参考时钟信号一个周期的值。
  • dll电路具有半导体设备
  • [发明专利]信号延迟电路和信号延迟方法-CN201210044242.1有效
  • 陈世伦;何明瑾 - 创意电子股份有限公司;台湾积体电路制造股份有限公司
  • 2012-02-24 - 2013-05-29 - H03K5/13
  • 本发明公开了一种信号延迟电路,包括:一第一延迟级,用以延迟一第一输入信号来产生一第一延迟信号;以及一第二延迟级,用以配合所述第一延迟级的一部份延迟单元来延迟所述第一输入信号以产生一第二延迟信号;所述信号延迟电路可选择性的使能所述第一延迟级或所述第二延迟级的延迟单元,当所述第一延迟级和所述第二延迟级均被使能时,所述信号延迟电路会混合所述第一延迟信号和所述第二延迟信号以产生一第一混合延迟信号。本发明提供的信号延迟电路可具有较小的输入以及输出负载。而在利用各延迟级来进行粗调之外,还可利用不同混合信号来进行微调,而得到更精确的时间脉冲信号。
  • 信号延迟电路方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top