“延迟电路”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1567167个，建议您升级VIP下载更多相关专利

[发明专利]延迟电路测试方法以及测试电路-CN202111439467.2在审
发明人：纪国伟;余俊锜;张志伟 -专利权人：瑞昱半导体股份有限公司
申请日： 2021-11-30 - 公布日： 2023-01-13 - 主分类号： G01R31/28 文献下载
摘要：本公开涉及延迟电路测试方法以及测试电路。说明书提出一种延迟电路测试方法以及测试电路，测试电路主要元件包括可由一串列相接的逻辑门组成的延迟电路、设于延迟电路输入端的时脉产生器，用以产生一或多个周期的时脉信号，以及设于延迟电路输出端的计数器，用以计数经延迟电路延迟的时脉信号测试电路通过切换线路至时脉产生器与计数器而实现一测试模式，测试电路根据计数器产生的计数结果与时脉产生器产生的时脉信号的周期数量的比对结果，检查延迟电路是否有误。
延迟电路测试方法以及

[发明专利]延迟信号产生器电路以及包括该电路的存储器系统-CN200510005523.6无效
发明人：金景博 -专利权人：三星电子株式会社
申请日： 2005-01-20 - 公布日： 2005-09-07 - 主分类号： H03K5/153 文献下载
摘要：本发明提供了一种延迟信号产生器电路。延迟电路包括：多个串联的反相器，用于顺序延迟第一时钟信号和用于产生多个延迟信号；以及多路复用器，用于选择多个延迟信号之一。延迟控制电路响应于第二时钟信号的跃变，对所选的延迟信号进行采样。第二时钟信号具有两倍于第一时钟信号的频率，以及延迟控制电路基于取样值来控制延迟电路，使得从延迟电路输出的所选的延迟信号相对于第一时钟信号具有1/4时钟周期的延迟时间。
延迟信号产生器电路以及包括存储器系统

[发明专利]一种基于延迟链复用的PUFs电路-CN201410491126.3有效
发明人：张跃军;汪鹏君;李建瑞;李刚 -专利权人：宁波大学
申请日： 2014-09-23 - 公布日： 2017-01-11 - 主分类号： G05B19/04 文献下载
摘要：本发明公开了一种基于延迟链复用的PUFs电路，包括n个传输延迟电路和生成n个用于控制传输延迟电路的控制信号的控制器，传输延迟电路中设置有两条完全对称的信号传输延迟通路，n个传输延迟电路具有2n条信号传输延迟通路，每条信号传输延迟通路的信号输出端输出一个延迟信号，PUFs电路还包括个判决器，2n条信号传输延迟通路的信号输出端中每两个不同的信号输出端组合为一组延迟信号输出端，组合得到组延迟信号输出端，组延迟信号输出端与个判决器的信号输入端一一对应连接，每组延迟信号输出端输出一组延迟信号到一个对应的判决器生成一位密钥输出，个判决器输出位密钥；优点是实现信号传输延迟通路的最大化复用，提高了电路的利用率，降低了电路成本。
一种基于延迟链复用 pufs 电路

[发明专利]测试装置-CN200480011917.6有效
发明人：根岸利幸 -专利权人：爱德万测试株式会社
申请日： 2004-05-13 - 公布日： 2006-06-07 - 主分类号： G01R31/28 文献下载
摘要：一种测试装置，其波形成形部包括：使用于控制测试信号的第1变化点的时序的置位信号进行延迟的第1a延迟电路；使用于控制根据由第1a延迟电路被延迟的置位信号进行变化的测试信号的第2变化点时序的复位信号进行延迟的第1b延迟电路；使用于控制测试信号的第3变化点时序的置位信号进行延迟的第2a延迟电路；使用于控制根据由第2a延迟电路被延迟的置位信号进行变化的测试信号的第4变化点的时序的复位信号进行延迟的第2b延迟电路；使用于控制对驱动器的启动信号的第1变化点的时序的置位信号进行延迟的第3a延迟电路；使用于控制周期基准信号的设定周期中的，对驱动器的启动信号的第2变化点的时序的复位信号进行延迟的第3b延迟电路。
测试装置

[发明专利]时钟发生电路-CN200410092950.8无效
发明人：福岛崇仁 -专利权人：川崎微电子股份有限公司
申请日： 2004-11-11 - 公布日： 2005-05-18 - 主分类号： G06F1/04 文献下载
摘要：时钟发生电路包含：延迟电路，该延迟电路具有多个输入端子，以不同的延迟时间对来自每个输入端子的信号输入进行延迟，并从至少一个输出端子输出该延迟信号；选择电路，该选择电路接受输入时钟信号并选择性地向延迟电路的多个输入端子中的一个输出该时钟信号；以及控制电路，该控制电路切换选择电路的选择操作。通过控制电路依序切换选择电路的选择操作，从延迟电路的至少一个输出端子输出时钟信号的周期被增大或减小的调制时钟信号。
时钟发生电路

[发明专利]一种芯片内多电源系统管理电路及方法-CN202111097765.8有效
发明人：不公告发明人 -专利权人：四川创安微电子有限公司
申请日： 2021-09-18 - 公布日： 2022-12-27 - 主分类号： G05F1/56 文献下载
摘要：本发明公开了一种芯片内多电源系统管理电路及方法，该多电源系统管理电路包括升压电路、第一下拉电路和多个延迟电路；升压电路一端接入外部复位信号、升压电路另一端连接第一下拉电路，第一下拉电路连接第一个延迟电路的输入端，第一个延迟电路的输出端输出复位信号1；第一个延迟电路的输出端还连接第二个延迟电路，第二个延迟电路的输出端输出复位信号2；……第N‑1个延迟电路的输出端还连接第N个延迟电路，第N个延迟电路的输出端输出复位信号N；各个复位信号接出至芯片内部各功能单元；各个延迟电路对应接入对应的电源系统VDD；该多电源系统管理电路实现在各电源系统上电完成后顺序解除芯片的复位状态，掉电时及时进入复位状态。
一种芯片电源系统管理电路方法

[发明专利]延迟锁定回路电路-CN202111464877.2在审
发明人：吴镇锋 -专利权人：福建省晋华集成电路有限公司
申请日： 2021-12-03 - 公布日： 2022-03-04 - 主分类号： G11C11/4076 文献下载
摘要：本发明公开了一种延迟锁定回路电路，包含一延迟电路，一相位检测器以及一计数控制电路，延迟电路用以接收来自外部的一参考时钟信号，并延迟参考时钟信号以输出一延迟时钟信号；相位检测器用以接收参考时钟信号与延迟时钟信号，并用以检测参考时钟信号以及延迟时钟信号的一相位差；计数控制电路用以依据相位差产生一控制延迟信号，其中延迟电路依据控制延迟信号来延迟参考时钟信号以输出一延迟时钟信号；其中计数控制电路有一具有一第一更新频率的第一模式以及一具有一第二更新频率的第二模式
延迟锁定回路电路

[实用新型]延迟锁定回路电路-CN202123025865.8有效
发明人：吴镇锋 -专利权人：福建省晋华集成电路有限公司
申请日： 2021-12-03 - 公布日： 2022-07-12 - 主分类号： G11C7/22 文献下载
摘要：本实用新型公开了一种延迟锁定回路电路，包含一延迟电路，一相位检测器以及一计数控制电路，延迟电路用以接收来自外部的一参考时钟信号，并延迟参考时钟信号以输出一延迟时钟信号；相位检测器用以接收参考时钟信号与延迟时钟信号，并用以检测参考时钟信号以及延迟时钟信号的一相位差；计数控制电路用以依据相位差产生一控制延迟信号，其中延迟电路依据控制延迟信号来延迟参考时钟信号以输出一延迟时钟信号；其中计数控制电路有一具有一第一更新频率的第一模式以及一具有一第二更新频率的第二模式
延迟锁定回路电路

[发明专利]弛张振荡器-CN201310339533.8在审
发明人：罗世明;陆敏 -专利权人：凌通科技股份有限公司
申请日： 2013-08-06 - 公布日： 2014-12-24 - 主分类号： H03K3/012 文献下载
摘要：此弛张振荡器包括一设定－重设闩锁器、一第一延迟电路以及一第二延迟电路。第一延迟电路的输入端耦接该设定－重设闩锁器的Q输出端，第一延迟电路的输出端耦接该设定－重设闩锁器的重设端。第二延迟电路的输入端耦接该设定－重设闩锁器的反Q输出端，该第二延迟电路的输出端耦接该设定－重设闩锁器的设定端。当第一延迟电路的输入端输入一第一逻辑电压，在一延迟时间后，第一延迟电路的输出端输出第二逻辑电压脉冲。当第二延迟电路的输入端输入第一逻辑电压，在一延迟时间后，第二延迟电路的输出端输出第二逻辑电压脉冲。
振荡器

[发明专利]多相位延迟锁定回路-CN201410603484.9有效
发明人：李天健;郑又文 -专利权人：天钰科技股份有限公司
申请日： 2014-10-31 - 公布日： 2018-11-02 - 主分类号： H03L7/06 文献下载
摘要：一种多相位延迟锁定回路，包括第一延迟锁定回路、时脉边缘合成电路、第二延迟锁定回路、复制延迟电路以及逻辑选择电路。该第一延迟锁定回路将一输入的具有一第一时脉周期的第一时脉信号切分成N个相位延迟单元。时脉边缘合成电路将第一时脉信号当前时脉周期的第一个相位与下一时脉周期的第二个相位之间的信号合成为一第二时脉信号。该第二延迟锁定回路将第二时脉信号的第二时脉周期切分为N个相位延迟单元。逻辑选择电路选择第一延迟锁定回路以及复制延迟电路的时间延迟量。第一延迟锁定回路以第一延迟单元对第一时脉信号进行相应的相位延迟，及该复制延迟电路复制第二延迟单元对第一延迟锁定回路输出的第一时脉信号进行相应的相位延迟。
多相延迟锁定回路

[发明专利]快速锁定的双轨式数字延迟锁相电路-CN01117693.8无效
发明人：陈翰宁;李明宪;郭矩阳;陈灿辉 -专利权人：矽统科技股份有限公司
申请日： 2001-05-16 - 公布日： 2004-05-05 - 主分类号： H03L7/08 文献下载
摘要：本发明公开一用以产生延迟信号的电路，其中包含：产生第一延迟信号的第一延迟电路；产生第二延迟信号的一第二延迟电路；产生内部延迟信号的延迟单元；产生第一控制信号的第一相位检测器；产生第二控制信号的第二相位检测器本发明具有一延迟电路监控器，以产生该第一延迟控制信号以及该第二延迟控制信号，以及一DTC延迟单元，以产生该延迟信号。
快速锁定双轨数字延迟电路

[发明专利]可调整延迟补偿电路-CN200710141920.5无效
发明人：许绩群 -专利权人：联发科技股份有限公司
申请日： 2007-08-16 - 公布日： 2008-02-20 - 主分类号： H03K5/153 文献下载
摘要：一种可调整延迟补偿电路，用以补偿一数据传输端以及一数据接收端之间的数据传输延迟，其中该数据传输端使用一时钟信号以传输至少一数据信号至数据接收端。此可调整延迟补偿电路包含一可调整延迟电路、一时钟门电路以及至少一目标信号产生电路。可调整延迟电路以一可程序延迟量延迟该时钟信号以产生一目标延迟信号。时钟门电路于接收一数据传输致能信号时，使得该时钟信号得以到达该可调整延迟电路。目标信号产生电路用以接收该数据信号并根据该目标延迟信号取样该数据信号。
可调整延迟补偿电路

[发明专利]自适应时钟产生器、系统和方法-CN201080061271.8有效
发明人：马尼什·加尔吉;柴家明;杰弗里·托德·布里奇斯 -专利权人：高通股份有限公司
申请日： 2010-12-14 - 公布日： 2012-10-03 - 主分类号： H03K3/03 文献下载
摘要：本发明揭示可用以产生用于功能电路的时钟信号以避免或减小性能裕度的自适应时钟产生器、系统和相关方法。在某些实施例中，时钟产生器根据在延迟电路中所提供的与在所述功能电路中的选定延迟路径相关的延迟路径而自主地且自适应地产生时钟信号。所述时钟产生器包括延迟电路，所述延迟电路适于接收输入信号并将所述输入信号延迟与功能电路的延迟路径相关的量以产生输出信号。反馈电路耦合到所述延迟电路并响应于所述输出信号，其中所述反馈电路适于在振荡回路配置中将所述输入信号产生回到所述延迟电路。所述输入信号可用以将时钟信号提供到所述功能电路。
自适应时钟产生器系统方法

[发明专利]相位调制系统和方法-CN201980044689.9在审
发明人： A·阿格拉沃尔;S·佩勒拉诺;P·萨加齐奥;Y·王 -专利权人：苹果公司
申请日： 2019-04-11 - 公布日： 2021-04-23 - 主分类号： G11C7/22 文献下载
摘要：在相位调制方法中，可基于时钟信号顺序地生成启用信号以生成启用信号序列，并且基于该启用信号序列和数字位值使信号延迟从延迟单元生成的延迟值。相位调制器可包括第一延迟电路，该第一延迟电路被配置为：基于第一延迟值延迟时钟信号以生成第一延迟时钟信号；以及基于该第一延迟时钟信号延迟载波信号以生成第一延迟载波信号；以及第二延迟电路，该第二延迟电路被配置为：基于第二延迟值延迟该第一延迟时钟信号以生成第二延迟时钟信号；以及基于该第二延迟时钟信号延迟该第一延迟载波信号以生成第二延迟载波信号。
相位调制系统方法

[发明专利]一种时间数字转换器及数字锁相环-CN201680003024.X在审
发明人：严皓;黄家乐;卢磊 -专利权人：华为技术有限公司
申请日： 2016-05-17 - 公布日： 2018-03-23 - 主分类号： H03M1/50 文献下载
摘要：本申请公开了一种时间数字转换器及数字锁相环，包括N级转换电路，N≥2，且N为整数，其中，每级转换电路包括第一延迟器和仲裁器；且每级转换电路的第一延迟器的输出端输出该级转换电路的延迟信号；每级转换电路的仲裁器接收该级转换电路的采样时钟和延迟信号并进行比较，以得到该级转换电路的输出信号。N级转换电路的输出信号形成非线性的二进制数，指示时钟信号与参考信号之间的时间差。由于N级转换电路的第一延迟器中均有相同的第一延迟单元电路，确保各级转换电路延迟比例的稳定和延迟时间的精确性，每个第一延迟器中的第一延迟单元电路的数量可以灵活设置，因此对于大动态范围的情况下可以有效的减少电路级数，降低电路面积和功耗。
一种时间数字转换器锁相环