“延迟电路”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1567167个，建议您升级VIP下载更多相关专利

[发明专利]转换故障抑制电路-CN201780065666.7在审
发明人： A·瑞萨伊;R·施纳赖恩;A·鲁松;Y·杨;K·朱拉维塔亚奴库尔 -专利权人：平方股份有限公司
申请日： 2017-08-25 - 公布日： 2019-08-23 - 主分类号： H03K5/1252 文献下载
摘要：转换故障抑制电路(400)可用于去除在信号(402)的上升沿或下降沿的时间延迟内发生的不期望的故障。转换故障抑制电路具有延迟元件(404)，该延迟元件(404)可以按时间延迟来延迟输入信号以产生延迟的输入信号。转换故障抑制电路还具有第一逻辑电路(406，412)和第二逻辑电路(410，408)，它们处理输入信号和延迟的输入信号以产生相应的输出。多路复用器(414)通过基于输出信号(416)的值在第一逻辑电路(406，412)的输出和第二逻辑电路(410，408)的输出之间进行选择来为抑制电路提供输出信号(416)。
故障抑制电路输出信号延迟元件输出转换延迟处理输入信号延迟输入信号多路复用器电路转换抑制电路上升沿下降沿可用去除期望

[发明专利]半导体器件-CN99106255.8无效
发明人：境敏亲;藤井贵晴;矢柴康雄 -专利权人：日本电气株式会社
申请日： 1999-03-12 - 公布日： 1999-12-01 - 主分类号： H01L21/02 文献下载
摘要：在一能够获得一最佳延迟时间的半导体器件中,通过在二个相邻的延迟电路之间的连接点多个延迟电路被相互串接以产生从该延迟电路所得到的多个参考延迟信号。该参考延迟信号中的一个信号被确定为相对于一实际条件的最佳延迟时间。因此,在该半导体器件中该延迟时间可以变化。
半导体器件

[发明专利]用于补偿延迟失配的电路及方法-CN201710940678.1有效
发明人：亨利·阿诺德·帕克;塔梅尔·穆罕默德·阿里 -专利权人：联发科技股份有限公司
申请日： 2017-10-11 - 公布日： 2021-12-14 - 主分类号： H03K19/003 文献下载
摘要：本发明提供了一种用于补偿延迟失配的电路及方法，该电路包括：时钟驱动器；反馈电路；第一信号路径部分，包括第一重定时器；第一延迟元件，耦接在该第一重定时器和该时钟驱动器之间；第二信号路径部分，包括第二重定时器；第二延迟元件，耦接在该第二重定时器和该时钟驱动器之间；以及控制电路，被配置为控制该第一延迟元件和该第二延迟元件之间产生的延迟差异以补偿目标延迟失配；其中，该反馈电路和该第一延迟元件形成第一环形振荡器，该反馈电路和该第二延迟元件形成第二环形振荡器。本发明通过引入延迟差异来抵消或至少限制电路中存在的延迟失配，从而补偿两个或更多个信号之间的延迟失配，改善信号质量。
用于补偿延迟失配电路方法

[发明专利]延迟锁相回路装置及其更新方法-CN202010528249.5在审
发明人：奥野晋也 -专利权人：华邦电子股份有限公司
申请日： 2020-06-11 - 公布日： 2021-12-17 - 主分类号： G11C7/22 文献下载
摘要：本发明提供一种延迟锁相回路装置以及用于延迟锁相回路的更新方法。延迟锁相回路装置包括延迟锁相回路以及更新电路。延迟锁相回路依据致能信号被致能，藉以对输入时钟进行延迟以提供延迟时钟。更新电路包括旗标产生电路以及致能电路。旗标产生电路基于预设时间区间提供更新旗标。致能电路依据更新旗标以将致能信号触发至第一逻辑电平，并在预设时间区间结束前将致能信号由第一逻辑电平转态至第二逻辑电平。
延迟回路装置及其更新方法

[发明专利]展频脉冲产生器和产生展频脉冲的方法-CN200510070782.7有效
发明人：陈家平;陈锦扬 -专利权人：晶豪科技股份有限公司
申请日： 2005-05-19 - 公布日： 2006-03-15 - 主分类号： H03K5/1252 文献下载
摘要：一种产生展频脉冲信号的脉冲电路，此展频脉冲信号带有已降低幅度的电磁干扰(EMI)频谱成分。此脉冲电路包括延迟线电路，此延迟线电路依照调制信号从参考脉冲信号提供展频脉冲信号，延迟线电路的延迟由调制信号所控制。
脉冲产生器产生方法

[发明专利]带域内群延迟平坦电路及失真补偿型放大器-CN03120269.1有效
发明人：永浜亮;松平実;山田康雄 -专利权人：株式会社村田制作所
申请日： 2003-03-07 - 公布日： 2003-09-24 - 主分类号： H03F1/32 文献下载
摘要：本发明提供一种带域内群延迟平坦电路及包括该电路的失真补偿型放大器，它们做成不会在通带两侧边缘附近产生群延迟量的峰值，加宽群延迟量的平坦区域，另外，带域宽及群延迟时间容易调整，电路构成规模小，显示出平坦的群延迟特性设置多级、谐振器2a、3a、2b、3b分别与混合耦合器1a、1b的两个分配输出通道#2、#4连接的凸形群延迟电路，通过使各凸形群延迟电路的中心频率各异，作为一个整体构成带域内群延迟平坦电路。
域内延迟平坦电路失真补偿放大器

[发明专利]延迟锁相环电路-CN200910197821.8无效
发明人：段新东 -专利权人：上海宏力半导体制造有限公司
申请日： 2009-10-28 - 公布日： 2010-04-21 - 主分类号： H03L7/085 文献下载
摘要：本发明公开一种延迟锁相环电路，该延迟锁相环电路包括鉴相电路、电荷泵以及压控延迟线，该鉴相电路包括一防错锁电路和一鉴相器，其通过将该防错锁电路输出端耦合至该鉴相器，通过该防错锁电路使该鉴相器在电路启动时延迟一个脉冲，解决了延迟锁相环电路在启动时鉴相器反馈输入信号延时小于0.5TCLK会出现错误锁定的问题。
延迟锁相环电路

[发明专利]一种延迟电路-CN201811137154.X有效
发明人：朱明旺 -专利权人：湖南国科微电子股份有限公司
申请日： 2018-09-28 - 公布日： 2022-10-14 - 主分类号： H03K5/13 文献下载
摘要：本发明提供一种延迟电路，包括电流源电路、电压调整电路、主延迟电路，所述主延迟电路包括相互串联的k个子延迟电路，k为自然数；每个子延迟电路包括相互串联的第一级CMOS反相器和第二级CMOS反相器；所述第一级CMOS反相器的PMOS管的衬底和源极、第二级CMOS反相器的PMOS管的衬底和源极相互连接于第一电路连接点，该第一电路连接点的电压与温度呈线性负相关。本发明的延迟电路的延时时间具有较小的温漂，且由于采用电压调整电路代替电源电压为延迟电路供电，且电流源提供与温度正相关的电流，电压调整电路使偏置电压处于相对稳定的水平，因此延时时间受电源波动影响较小。
一种延迟电路

[发明专利]亮度调整电路-CN201911389793.X有效
发明人：吴宗训;陈启仁;方元廷 -专利权人：苏州佳世达光电有限公司;佳世达科技股份有限公司
申请日： 2019-12-30 - 公布日： 2023-04-25 - 主分类号： H05B47/11 文献下载
摘要：本发明提供一种亮度调整电路，包含：延迟电路，包含电容，该电容用以接收第一脉冲宽度调变信号及依据该第一脉冲宽度调变信号产生延迟信号；开关电路，该开关电路包含:开关单元，包含控制端及第一端，该控制端耦接于该延迟电路，用以接收该延迟信号，该第一端用以依据该延迟信号产生电流；隔绝电路，耦接于该开关单元的该第一端，以依据该电流产生第二脉冲宽度调变信号；及发光电路，用以接收该第二脉冲宽度调变信号并发出光线。本发明通过延迟电路及开关电路增加信号脉冲宽度，或是通过延迟电路及比较电路增加信号脉冲宽度，进而增加了发光电路的光线亮度，提供了发光电路的调整弹性，同时还避免过度增加电子组件。
亮度调整电路

[发明专利]宽频带主动式延迟线电路及其相关方法-CN200910262167.4有效
发明人：林嘉亮;江欣哲 -专利权人：瑞昱半导体股份有限公司
申请日： 2009-12-25 - 公布日： 2010-10-13 - 主分类号： H03K5/14 文献下载
摘要：本发明涉及宽频带主动式延迟线电路及其相关方法。该延迟电路，包括有：多个延迟单元以串联方式相耦接，其中，每一延迟单元包括有一回授回路以及一前馈路径来扩大该延迟电路的操作频率范围。
宽频主动延迟线电路及其相关方法

[实用新型]主电路及加延迟自激振荡电路-CN201621402810.0有效
发明人：池上洋;尼古拉斯·巴锡尔;伊山·夏;李映芳;郭千红 -专利权人：赫高餐饮设备(苏州)有限公司
申请日： 2016-12-20 - 公布日： 2017-07-07 - 主分类号： H03K3/64 文献下载
摘要：本实用新型提供了主电路及加延迟自激振荡电路，包括主电路、自激振荡电路和延迟电路，其中，自激振荡电路包括主电路，自激振荡电路，分别与主电路和延迟电路相连，用于根据主电路的直流电压产生方波信号，并根据主电路的特性，对主电路的工作状态进行控制，延迟电路，分别与自激振荡电路和主电路相连，用于给方波信号增加延迟时间，输出第一脉冲宽度调制信号以控制主电路实现零电压开通。本实用新型可以在成本较低的情况下增加单管感应加热电路的ZVS实现范围。
电路延迟振荡

[发明专利]提供时钟给通信实体层中的解串转换器的电路-CN202110313682.1在审
发明人：汪鼎豪;卓廷缙;杨惠婷;方勇胜;毅格艾尔卡诺维奇;阿姆农帕纳斯;林琼麒;蔡明甫 -专利权人：创意电子股份有限公司;台湾积体电路制造股份有限公司
申请日： 2021-03-24 - 公布日： 2022-07-15 - 主分类号： H03L7/06 文献下载
摘要：本公开提供一种提供时钟给通信实体层中的解串转换器的电路。电路包含从属延迟锁相回路(DLL)，以接收输入时钟并向解串转换器提供取样时钟。此外，电路还包含主控延迟锁相回路，以接收输入时钟并将控制信号输出到所述从属延迟锁相回路以调整所述从属延迟锁相回路的取样时钟的延迟量。所述主控延迟锁相回路复制从属延迟锁相回路的电路以及回路检测，以决定要输出的控制信号。
提供时钟通信实体中的转换器电路

[发明专利]用于初始化延迟锁定环的方法和装置-CN201010267833.6无效
发明人：迪特尔·黑勒;托尼·迈尔;彼得·弗拉先科 -专利权人：睦塞德技术公司
申请日： 2006-02-03 - 公布日： 2010-12-15 - 主分类号： H03L7/08 文献下载
摘要：一种延迟锁定环，包括初始化电路，该电路确保将DLL初始化为不会过于接近延迟与控制电压关系特性曲线的任一端的工作点。该初始化电路迫使DLL总是最初从初始延迟开始搜索锁定点，在一个方向上改变延迟，并迫使DLL跳过第一锁定点。初始化电路仅允许DLL从初始延迟开始在一个方向上改变压控延迟环的延迟，直到达到工作点。
用于初始化延迟锁定方法装置

[发明专利]用于初始化延迟锁定环的方法和装置-CN200680003802.1无效
发明人：迪特尔·黑勒;托尼·迈尔;彼得·弗拉先科 -专利权人：睦塞德技术公司
申请日： 2006-02-03 - 公布日： 2008-01-30 - 主分类号： H03K5/135 文献下载
摘要：一种延迟锁定环，包括初始化电路，该电路确保将DLL初始化为不会过于接近延迟与控制电压关系特性曲线的任一端的工作点。该初始化电路迫使DLL总是最初从初始延迟开始搜索锁定点，在一个方向上改变延迟，并迫使DLL跳过第一锁定点。初始化电路仅允许DLL从初始延迟开始在一个方向上改变压控延迟环的延迟，直到达到工作点。
用于初始化延迟锁定方法装置

[发明专利]用于延迟电路的方法和装置-CN03815729.2无效
发明人：林峰;泰勒·J·戈姆 -专利权人：米克罗恩技术公司
申请日： 2003-06-11 - 公布日： 2005-09-07 - 主分类号： G11C7/22 文献下载
摘要：本发明提供了涉及延迟电路的装置和方法。一种电子系统，包括被配置成测量延迟并根据测得的延迟产生经过同步的信号的延迟均衡电路。该延迟均衡电路可以被配置成检测溢出状态并且通过例如施加溢出信号做出相应的响应。此外，该延迟均衡电路可以被进一步或者另外被配置成检测对延迟的成功测量，并通过例如执行功率节省和/或噪声降低过程来做出响应。
用于延迟电路方法装置