“大规模集成电路设计”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果8529126个，建议您升级VIP下载更多相关专利

[发明专利]基于图形处理单元的布线方法及其系统-CN201310124138.8在审
发明人：陈利光;王元;赵永胜;徐春华 -专利权人：上海安路信息科技有限公司
申请日： 2013-04-10 - 公布日： 2013-08-14 - 主分类号： G06F9/46 文献下载
摘要：本发明涉及集成电路设计，公开了一种基于图形处理单元的布线方法及其系统。本发明中，利用图形处理单元的超级并行处理能力，将传统集成电路布线方法中最核心的优先队列去除，改以同时监控布线资源图中每个结点的状态来进行布线搜索，通过这种做法，布线的时间只与布线路径的长度有关，与布线空间的大小无关此外，将整个布线分为总体布线和详细布线，进一步加快了整个布线速度并且使图形处理单元的内存足以负荷当前超大规模集成电路的应用需要。
基于图形处理单元布线方法及其系统

[发明专利]设计系统大规模集成电路的方法-CN02158389.7无效
发明人：中岛博行 -专利权人：恩益禧电子股份有限公司
申请日： 2002-12-30 - 公布日： 2003-07-16 - 主分类号： H01L21/82 文献下载
摘要：本发明披露了一种用于设计系统LSI的方法，该方法包括步骤：将系统LSI的算法描述划分为软件组和硬件组，利用行为综合对硬件组进行综合以创建RTL描述和模拟描述，根据RTL描述检验系统LSI的电路规模，以及根据模拟描述和软件描述模拟系统
设计系统大规模集成电路方法

[发明专利]针对寄存器注错单粒子效应仿真的等效遍历故障注入方法-CN202310340693.8在审
发明人：宁嘉豪;徐长卿;刘毅;杨银堂 -专利权人：西安电子科技大学
申请日： 2023-03-31 - 公布日： 2023-06-27 - 主分类号： G06F30/3308 文献下载
摘要：本发明提供了一种针对寄存器注错单粒子效应仿真的等效遍历故障注入方法，用于解决大规模集成电路寄存器单元的单粒子效应仿真中仿真时间消耗与仿真故障覆盖率存在矛盾的技术问题。本方法基于多寄存器单元故障注入模型，采用全部寄存器单元的遍历故障注入文件集合仿真的方式，最大程度地发现待测电路中单粒子效应引起故障的情况；再对非使能寄存器单元和使能寄存器单元的寄存器关联组对应的故障注入文件集合中的无效故障注入文件进行删减，空间维度筛查整个仿真周期非工作寄存器单元以及从时间维度筛查指定寄存器非工作时间，大幅缩减仿真的时间与空间成本，满足大规模宇航集成电路设计阶段的单粒子故障仿真和评估需求。
针对寄存器注错单粒子效应仿真等效遍历故障注入方法

[其他]高抗干扰多功能触发器-CN85205686无效
发明人：岳云书 -专利权人：岳云书
申请日： 1985-12-31 - 公布日： 1987-02-04 - 主分类号： H03K3/02 文献下载
摘要：基本设计是由基本R-S触发器加上采样控制门电路，维持控制门电路和时钟选通门电路组成。其集成化板图工艺结构简单，容易大规模生产，它不但具有高抗干扰的能力，而且同时具有置“0”、置“1”、“翻转”、“保持”多种功能，在大规模集成电路和数字化脉冲电路控制技术上有广泛的应用前景。
抗干扰多功能触发器

[其他]高抗干扰多功能触发器-CN85109461无效
发明人：岳云书 -专利权人：岳云书
申请日： 1986-05-03 - 公布日： 1987-11-11 - 主分类号： H03K3/013 文献下载
摘要：基本设计是由基本R-S触发器加上采样控制门电路，维持控制门电路和时钟选通门电路组成。其集成化板图工艺结构简单，容易大规模生产，它不但具有高抗干扰的能力，而且同时具有置“0”、置“1”、“翻转”、“保持”多种功能，在大规模集成电路和数字化脉冲电路控制技术上有广泛的应用前景。
抗干扰多功能触发器

[发明专利]用于半导体集成电路的调试系统-CN02120056.4无效
发明人：菅原彰彦 -专利权人：索尼电脑娱乐公司
申请日： 2002-05-17 - 公布日： 2002-12-25 - 主分类号： H01L21/66 文献下载
摘要：采用多个结构与受到调试的LSI(大规模集成电路)相同的半导体集成电路,以此,分别从处于相同工作条件下的这些集成电路中采集不同的内部信号,其中根据所采集的内部信号来分析LSI的工作。
用于半导体集成电路调试系统

[发明专利]高速高精度的电压陡降监测电路-CN202310434712.3在审
发明人：杜宇轩;钱俊逸;陈琢;沈正国;单伟伟 -专利权人：东南大学
申请日： 2023-04-21 - 公布日： 2023-07-18 - 主分类号： G01R19/00 文献下载
摘要：本发明公开了一种高速高精度的电压陡降监测电路，解决了大规模集成电路中的电压陡降现象难以被准确、及时监测的问题，属于数字集成电路设计和电源管理领域。本发明提供了环形振荡器点电路的优化设计方法，以标准单元类型、阈值、驱动能力和功耗为变量，找到最高电压灵敏度的环形振荡器电路设计，提升了电压陡降监测电路的分辨率；提供了一次折叠、紧凑排布的环形振荡器版图设计，保证了结点之间的负载平衡；提供了奈奎斯特计数器设计，统计计数结点一段时间内的翻转次数，提升了电压监测范围，解决了传统计数器亚稳态采样的问题；提供了一种高速电压量化电路，将粗量化和细量化并行处理，提升了电压陡降监测电路的最高采样率和量化速率
高速高精度电压监测电路

[发明专利]一种高强度金包铜复合丝材及其制备方法-CN201410541578.8无效
发明人：陈永泰;谢明;杨有才;张吉明;王松;陈松;王塞北;胡洁琼;魏宽;李爱坤 -专利权人：昆明贵金属研究所
申请日： 2014-10-14 - 公布日： 2015-01-28 - 主分类号： B22D19/16 文献下载
摘要：主要应用于晶体管集成电路大规模集成电路等各种半导体器件中作为内引线用于各种电子元器件(如二极管，三极管，集成电路大规模集成电路IC卡等)的封装处理，具有很好的应用前景。
一种强度金包铜复合及其制备方法

[发明专利]一种铁电单管锁存结构以及嵌入式不挥发逻辑集成电路-CN03115373.9无效
发明人：林殷茵;汤庭鳌;谢宇涵 -专利权人：复旦大学
申请日： 2003-02-13 - 公布日： 2003-10-08 - 主分类号： H01L27/00 文献下载
摘要：本发明涉及一种铁电单管锁存结构以及利用该锁存结构实现的嵌入不挥发逻辑集成电路。铁电单管锁存结构由铁电单管单元、传输门、电阻、倒相器、逻辑门等数字电路基本单元相结合构成，具有锁存数字电路的逻辑状态的功能。将其嵌入大规模集成电路中，可实现整个芯片的逻辑不挥发。
一种铁电单管锁存结构以及嵌入式挥发逻辑集成电路

[发明专利]基于禁忌蚁群混合算法的超大规模集成电路布线设计方法-CN201110043943.9无效
发明人：杨平;邱巍 -专利权人：江苏大学
申请日： 2011-02-24 - 公布日： 2011-06-15 - 主分类号： G06F17/50 文献下载
摘要：本发明公开一种基于禁忌蚁群混合算法的超大规模集成电路布线设计方法，将n只蚂蚁置于布线源点，第i只蚂蚁按状态转移规则从出发节点选择下一个将要到达的节点，检验出发节点是否是为归纳禁忌元素而设置的禁忌表中的元素若节点的信息度强度超过设定的最大值则加入禁忌表中，否则进行局部信息素更新，将迭代的各节点均加入到当前路径并记录最短路径，在所有的蚂蚁都完成自己的最短路径后按式进行全局信息素更新；本发明用蚁群系统算法描述超大规模集成电路两端布线
基于禁忌混合算法超大规模集成电路布线设计方法

[发明专利]一种电子级乙烯在半导体沉积工艺中的应用方法及电子级乙烯的精制方法-CN202211257765.4在审
发明人：陈润泽;花莹曦;孙加其;吝秀锋;张建伟;吕随强;张露露;张周 -专利权人：中船（邯郸）派瑞特种气体股份有限公司
申请日： 2022-10-13 - 公布日： 2023-01-13 - 主分类号： B29D7/01 文献下载
摘要：电子级乙烯作为前驱体通过和α‑松油烯(C10H16，ATRP)按照一定的比例可以生成一层具有多孔结构的低介电常数层，可以广泛应用于超大规模集成电路的多级互连本发明的精制方法提纯深度高、提纯效率高，本发明精制的电子级乙烯可以用于生产多孔性低介电常数层，对于超大规模集成电路的工艺具有重要的参考价值。
一种电子乙烯半导体沉积工艺中的应用方法精制

[发明专利]探针伺服角度控制方法及控制模块、基于该控制模块的成像系统及该系统的成像方法-CN201410783238.6有效
发明人：谢晖;杨锋 -专利权人：哈尔滨工业大学
申请日： 2014-12-16 - 公布日： 2015-04-08 - 主分类号： G01Q60/24 文献下载
摘要：YZ平面内实时沿与XZ表面成Φ角的矢量上接近样品表面进行扫描，Φ值可以自动根据已扫描的样品表面信息进行动态调节，以此实现不同角度的表面的等分辨率扫描，有助于提高对微纳米结构性能检测及检测效率，从而为超大规模集成电路和甚超大规模集成电路检测提供了一种重要的工具
探针伺服角度控制方法模块基于成像系统

[发明专利]制备准SOI源漏多栅器件的方法-CN201310696063.0有效
发明人：黄如;樊捷闻;黎明;杨远程;宣浩然 -专利权人：北京大学
申请日： 2013-12-18 - 公布日： 2014-04-02 - 主分类号： H01L21/336 文献下载
摘要：本发明公开一种制备准SOI源漏多栅器件的方法，属于超大规模集成电路制造技术领域，所述方法依次包括如下步骤：在第一半导体衬底上形成Fin条形状的有源区；形成STI隔离层；淀积栅介质层和栅材料层，形成栅叠层结构该方法可有效降低泄漏电流，减小器件的功耗，具有较小的热预算，且工艺简单，能与传统CMOS工艺兼容，还能应用到除硅以外的半导体材料，有利于应有到大规模集成电路制造中。
制备 soi 源漏多栅器件方法

[发明专利]一种大规模集成电路用高纯钨粉的制备方法-CN201310247380.4有效
发明人：周武平;宋鹏;王铁军;熊宁;苏维丰;李军;姚惠龙;陈福鸽 -专利权人：安泰科技股份有限公司
申请日： 2013-06-20 - 公布日： 2013-09-18 - 主分类号： B22F9/22 文献下载
摘要：一种大规模集成电路用高纯钨粉的制备方法，属于钨粉末冶金技术领域。高纯钨粉经过检测后，杂质元素总含量小于10ppm，纯度大于99.999%，可以满足大规模集成电路及半导体芯片封装行业的使用要求。
一种大规模集成电路高纯制备方法

[发明专利]一种SiCOH薄膜及其制备方法-CN201310181432.2有效
发明人：丁士进;丁子君;谭再上;张卫 -专利权人：复旦大学
申请日： 2013-05-16 - 公布日： 2013-08-21 - 主分类号： H01L21/314 文献下载
摘要：本发明属于超大规模集成电路制造技术领域，具体为一种SiCOH薄膜及其制备方法。该绝缘介质薄膜在超大规模集成电路后端互连中，可以用于多孔介电层与帽层或扩散阻挡层之间，起到提高粘结强度以及密封多孔介电层孔结构的作用。
一种 sicoh 薄膜及其制备方法

首页
«上一页
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
下一页»
尾页
共 100000 条