“外层图形”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网_专利查询网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果361943个，建议您升级VIP下载更多相关专利

[发明专利]一种可提高外层图形及钻孔位置精度的PCB的制作方法-CN201610078069.5有效
发明人：黄力;严东华;钟宇玲;寻瑞平 -专利权人：江门崇达电路技术有限公司
申请日： 2016-02-03 - 公布日： 2019-02-12 - 主分类号： H05K3/00 文献下载
摘要：本发明涉及电路板生产技术领域，具体为一种可提高外层图形及钻孔位置精度的PCB的制作方法。本发明通过在制作外层图形前先将对位孔中的金属除去，使之形成非金属对位孔，从而可避免制作外层图形时因对位孔内的铜镀层的厚度不均而导致对位不准确，影响外层图形的精度，以及影响外层图形与钻孔之间的位置精度。在制作外层图形时通过各模块区域中非金属对位孔的配合，逐一单个曝光模块区域，因此可使用面积较小的外层菲林制作外层图形，从而避免大尺寸的外层菲林容易变形而造成外层图形的位置精度差、误差大的问题。
一种提高外层图形钻孔位置精度 pcb 制作方法

[发明专利]一种毫米波雷达PCB的制作方法-CN201711208857.2在审
发明人：郭长峰;张学平;陈冲;周平剑;崔荣;缪桦 -专利权人：深南电路股份有限公司
申请日： 2017-11-27 - 公布日： 2018-05-08 - 主分类号： H05K3/06 文献下载
摘要：该方法包括：采用常规工艺制作多层板，并进行钻孔，沉铜和电镀处理；根据预先设计的补偿方案在多层板表面制作外层图形，所述外层图形包括补偿后的SMT图形，所述补偿后的SMT图形包括：SMT本体图形、环绕并衔接于SMT本体图形周边的常规补偿图形、以及位于SMT本体图形拐角处的额外补偿图形，所述额外补偿图形为圆形补偿图形；制作完外层图形后进行蚀刻，在所述多层板表面形成相应的外层线路。本发明实施例方法，采用特别的补偿方案来设计制作外层图形，可以实现外层SMT图形的拐角处EA值≤10um的要求。
一种毫米波雷达 pcb 制作方法

[发明专利]一种线路板的对位方法-CN201210516886.6有效
发明人：惠小平 -专利权人：深圳市兴达线路板有限公司
申请日： 2012-12-05 - 公布日： 2013-04-03 - 主分类号： H05K3/00 文献下载
摘要：本发明公开了一种线路板的对位方法，该对位方法是在制作外层图形时，菲林底片上设线路图形和对位图形；经过图形转移后、蚀刻后，外层板上生成了线路图形铜箔和对位图形铜箔；对外层板进行阻焊时，利用对位图形铜箔进行对位本发明通过在菲林底片上设对位图形，对位图形会随着菲林底片上的线路图形的转移而转移到外层板上，曝光显影后在外层板上生成了对位图形铜箔，是跟线路图形一样存在外层板上的铜箔，其能够完整清晰地保留在外层板上，阻焊对位时，曝光机可以发现对位图形铜箔位置，根据该对位图形铜箔位置来对位，对位的精度很高，几乎达到零误差对位。
一种线路板对位方法

[发明专利]多层印刷布线板的制造方法-CN200810081580.6无效
发明人：上野幸宏;冈田宏明 -专利权人：夏普株式会社
申请日： 2008-02-27 - 公布日： 2008-09-03 - 主分类号： H05K3/46 文献下载
摘要：在一种实施形态中，具备以下工序；将内层基材的导体层形成图形，形成内层电路图形部的内层电路图形及引线图形部的引线图形的内层图形形成工序；对引线图形部贴附树脂薄膜的树脂薄膜贴附工序；和内层基材层叠粘接与内层电路图形部相对应配置的外层粘接剂层及与内层基材相对应配置的外层导体层的外层基材层叠工序；将外层导体层形成图形，形成与内层电路图形部相对应的外层电路图形部的外层图形形成工序；以及将树脂薄膜从引线图形部剥离的树脂薄膜剥离工序。
多层印刷布线制造方法

[发明专利]一种二次蚀刻印制电路板的制作方法-CN202110125063.X在审
发明人：江清兵;杨亚兵;宋振武 -专利权人：深圳市强达电路有限公司
申请日： 2021-01-29 - 公布日： 2021-06-08 - 主分类号： H05K3/06 文献下载
摘要：本发明公开了一种二次蚀刻印制电路板制作方法，包含以下步骤：开料、钻孔、沉铜、外层图形、图形电镀、蚀刻、二次外层图形、二次蚀刻、并使用现有技术制作外层线路图形之后的流程；再以现有技术制作阻焊、字符、表面处理、成型、测试、FQC；在外层图形线路的位置做铺铜处理，铺的铜皮用于分散外层孤立图形位置在图形电镀中的电流，解决了因外层孤立图形在图形电镀中因电流密度分布高导致的镀铜上铜速率快，造成的夹膜而导致的短路问题，解决了因外层孤立图形在图形电镀中因电流密度分布高导致的镀锡上锡速率快、锡致密性不良，造成的烧锡而导致的开路问题，最终实现了印制电路板的良率提高，减少了板材的浪费，降低了生产成本。
一种二次蚀刻印制电路板制作方法

[发明专利]无芯层封装基板及其制作方法-CN201310265770.4有效
发明人：胡文宏;郑右豪;陈建志;吴唐仪;刘金鹏 -专利权人：碁鼎科技秦皇岛有限公司;臻鼎科技股份有限公司
申请日： 2013-06-28 - 公布日： 2017-08-25 - 主分类号： H05K1/02 文献下载
摘要：本发明涉及一种无芯层封装基板，其包括介电层、内层导电线路图形、第一外层导电线路图形及第二外层导电线路图形。所述内层导电线路图形埋于所述介电层中。所述第一外层导电线路图形及第二外层导电线路图形分别位于所述介电层的相对两侧。所述内层导电线路图形、第一外层导电线路图形及第二外层导电线路图形通过所述介电层中的导电通孔电性相连。
无芯层封装及其制作方法

[发明专利]一种台阶板的制作方法-CN201510102930.2有效
发明人：詹世敬;唐有军;李超谋 -专利权人：广州杰赛科技股份有限公司
申请日： 2015-03-10 - 公布日： 2018-07-06 - 主分类号： H05K3/00 文献下载
摘要：本发明公开了一种台阶板的制作方法，包括：对母板的内层线路图形进行图形电镀，获得电镀线路图形；在子板上铣通槽；对所述母板和所述子板进行层压，使所述电镀线路图形正对所述通槽，获得台阶板；对所述台阶板的外层进行沉铜和蚀刻，获得所述台阶板的外层线路图形；所述台阶板的外层包含所述母板的外层和所述子板的外层；在所述外层线路图形和所述电镀线路图形上沉镍金。采用本发明实施例，能够有效保护台阶板上的线路图形，同时，简化制作流程，降低成本。
台阶板线路图形电镀母板子板外层线路图形简化制作流程内层线路图形蚀刻图形电镀沉镍金铣通槽层压沉铜通槽正对制作

[发明专利]一种PCB板局部电厚金与非局部电金接线的制作方法-CN201611063619.2在审
发明人：陈波;荣孝强;刘东 -专利权人：深圳崇达多层线路板有限公司
申请日： 2016-11-25 - 公布日： 2017-05-31 - 主分类号： H05K3/46 文献下载
摘要：本发明涉及一种PCB板局部电厚金与非局部电金接线的制作方法，包括以下步骤在PCB板内层图形制作时，在PCB板上制作若干个定位PAD；在PCB板外层图形制作时，以所述定位PAD为定位基准，使用曝光机捕捉生产，外层图形根据内层图形自动涨缩；外层图形与内层图形接合成型。本发明通过在PCB内层图形制作的同时，在PCB板上制作定位PAD，使其在外层图形制作时，以定位PAD为定位基准，使用曝光机捕捉生产，外层图形根据内层图形自动涨缩，大大地消除了内层图形制作时因为受机械打磨和冷热交替的影响，出现整体或局部的涨缩，导致接合位出现偏移的问题，提高了内、外层图形接合位流程的制程能力。
一种 pcb 局部电厚金接线制作方法

[发明专利]一种PCB背板外层线路图形的制作方法-CN201510852575.0有效
发明人：黄力;严东华;白会斌;张义兵 -专利权人：江门崇达电路技术有限公司
申请日： 2015-11-27 - 公布日： 2018-09-04 - 主分类号： H05K3/46 文献下载
摘要：本发明涉及电路板生产技术领域，具体为一种PCB背板外层线路图形的制作方法。本发明通过使用电镀湿膜在多层板的板面上制作两层外层线路图形，再用干膜制作盖孔图形，由此构成完整的外层线路图形，使外层线路图形可与板面紧密结合，不受背板板厚公差大的影响，从而避免出现因板厚公差大造成甩膜而导致报废的问题通过控制步骤1‑3中的参数，使得第一外层线路图形与板面可紧密结合，同时其与第二外层线路图形也可紧密结合为一体，提高外层线路图形的品质，为后工序提供质量保障。
一种 pcb 背板外层线路图形制作方法

[发明专利]多层印制电路布线板的制造方法-CN200610136015.6无效
发明人：上野幸宏;高本裕二 -专利权人：夏普株式会社
申请日： 2006-10-16 - 公布日： 2007-04-25 - 主分类号： H05K3/46 文献下载
摘要：在多层印制电路布线板的制造方法中，包含有：在与能够弯曲的柔性部分和坚硬的硬质部分相对应而划分的心板上形成内层图形的内层形成工序；在硬质部分粘接覆盖心板的外层材料、从而形成外层的外层形成工序；在外层材料的表面形成外层图形的外层图形形成工序；去除外层材料的覆盖柔性部分的覆盖部分的去除工序；以及形成经过该去除工序而形成的层叠基板的外形的外形形成工序。另外还包含有下述的工序：即在外层形成工序之前，先在柔性部分的边缘形成内层保护图形，在去除工序之前，对与内层保护图形相对应的外层材料照射激光，来切断覆盖部分的边缘。
多层印制电路布线制造方法

[发明专利]一种高精度电路板的生产方法-CN201110182523.9无效
发明人：王斌;陈华巍;陈毅;谢兴龙;朱忠星 -专利权人：广东达进电子科技有限公司
申请日： 2011-06-30 - 公布日： 2012-02-29 - 主分类号： H05K3/00 文献下载
摘要：本发明公开了一种高精度电路板的生产方法，其特征在于包括以下步骤：开料；贴干膜；内层图形转移；图形蚀刻；退干膜；图形检查；棕化；叠层压合；机械钻孔；制作导通孔；全板电镀；贴外层干膜；外层的图形转移；图形电镀；外层图形蚀刻；外层图形检查；绿油；文字；化金；成型；电测；最终检查；包装。
一种高精度电路板生产方法

[发明专利]一种高密度互连的铝基电路板的制备方法-CN201110182311.0无效
发明人：王斌;陈华巍;陈毅;谢兴龙;朱忠星 -专利权人：中山市达进电子有限公司
申请日： 2011-06-30 - 公布日： 2011-11-30 - 主分类号： H05K3/00 文献下载
摘要：本发明公开了一种高密度互连的铝基电路板的制备方法，其特征在于包括以下步骤：开料；钻孔；制作导通孔；全板电镀；内层贴干膜；内层图形转移；图形电镀；图形蚀刻；图形检查；棕化；叠层压合；外层贴干膜；外层图形转移；外层图形蚀刻；外层图形检查；二次钻孔；绿油；文字；成型；电测；表面处理；最终检查；包装。
一种高密度互连电路板制备方法

[实用新型]一种娱乐用筹码-CN200320119144.6无效
发明人：陈美真 -专利权人：陈美真
申请日： 2003-12-15 - 公布日： 2004-12-08 - 主分类号： A63F9/00 文献下载
摘要：本实用新型包括骨架层、内模层、外层壳体，其特征在于还包括图形模块，图形模块有规则地销在内模层外围，图形模块上设有与内模层上的图案形状相同的孔，该孔与凸出的图案恰好镶套，图形模块与内模为不同种颜色，外层壳体包裹内模层和图形模块，并留有与图形模块形状相同的孔，该孔与图形模块恰好镶套，外层壳体上还设有与内模层上图案形状相同的孔，该孔与凸出的图案恰好镶套，图形模块、内模层上的图案与外层壳体的表面在同一水平面，图形模块均匀分布并靠近外层壳体表面的边缘本实用新型的有益效果是：采用图形模块结构，图案多样化；内模层为金属板，不易摔坏，耐用；图案不易磨损，手感舒适。
一种娱乐筹码

[发明专利]PCB多层板制作方法-CN201310512474.X有效
发明人：陈松;杜军;杨建勇 -专利权人：东莞康源电子有限公司
申请日： 2013-10-24 - 公布日： 2014-01-22 - 主分类号： H05K3/46 文献下载
摘要：一种PCB多层板制作方法，其包括以下步骤：（1）开料，形成拼板；（2）内层图像转移；（3）内层压合；（4）制作靶点，将内层线路图形外裸露的部分内层铜箔制作特殊图形，形成靶点；（5）层压；（6）内层图像抓取，采用CCD图像传感器抓取内层铜箔上的靶点，并将靶点的位置信息储入计算机中；（7）外层图像转移，根据CCD图像传感器抓取内层铜箔上的靶点为基准，制作外层线路图形；（8）钻孔；（9）化学沉铜，导通内层线路图形和外层线路图形通过在内层线路图形外裸露的部分铜箔上制作有靶点，外层图像转移时，以内层铜箔上的靶点为基准，保证外层线路图形与内层线路图形的准度。
pcb 多层制作方法

[发明专利]半导体器件-CN96120651.9无效
发明人：浦憲司 -专利权人：日本电气株式会社
申请日： 1996-11-15 - 公布日： 1997-08-06 - 主分类号： H01L21/768 文献下载
摘要：在具有重复图形区的一种半导体器件中，在重复图形区重复排列着单一的布线图形并覆盖着由一层氧化硅膜和一层TEOSBPSG膜组成的多层绝缘膜，在重复图形区的边缘区的邻近区域内形成与布线图形导体同层形成的虚设导体这样，定位在重复图形区边缘的最外层导体不再是在包括虚设导体在内的一个扩展的重复图形区中的最外层导体。这样，由于氧化硅膜和TEOSBPSG膜的不同热收缩系数引起氧化硅收缩产生的应力作用在重复图形区的最外层导体上，这种应力由此而得到缓冲，以致防止了最外层导体的移动，也防止了由最外层导体移动引起的短路。
半导体器件

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top