“詹世敬”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果18个，建议您升级VIP下载更多相关专利

[发明专利]多层挠性线路板制作方法及多层挠性线路板-CN201611074928.X有效
发明人： 詹世敬;吴传亮 -专利权人：珠海杰赛科技有限公司
申请日： 2016-11-29 - 公布日： 2023-04-28 - 主分类号： H05K3/46 文献下载
摘要：本发明的多层挠性线路板，由N块双面芯板，N+1层覆盖膜，和N‑1层胶粘结层组成；双面芯板依次由线路层，介质层和线路层组成；覆盖膜设于挠性线路板上下外表面和相邻两块双面芯板之间，胶粘结层设于相邻两块芯板的覆盖膜和线路层之间；N≥2。使用厚度为15‑70UM的覆盖膜填充L12或者L13层线路后再与胶粘接层压合，有效解决了纯胶粘接层厚度不够，无法有效完全填充线路的缺陷；加工过程中使用盖板加铆钉压合，压合过程中，铆钉通过铆钉孔有效的使板子各层芯板固定，避免了在压合过程高压力下板子移位，有效地解决了层压压合滑板、层间错位问题；同时使用盖板加厚，可以避免因挠性线路板薄，而无法铆合的缺陷，解决了薄板铆合错位的异常。
多层线路板制作方法

[发明专利]一种台阶板的制作方法-CN201510102930.2有效
发明人： 詹世敬;唐有军;李超谋 -专利权人：广州杰赛科技股份有限公司
申请日： 2015-03-10 - 公布日： 2018-07-06 - 主分类号： H05K3/00 文献下载
摘要：本发明公开了一种台阶板的制作方法，包括：对母板的内层线路图形进行图形电镀，获得电镀线路图形；在子板上铣通槽；对所述母板和所述子板进行层压，使所述电镀线路图形正对所述通槽，获得台阶板；对所述台阶板的外层进行沉铜和蚀刻，获得所述台阶板的外层线路图形；所述台阶板的外层包含所述母板的外层和所述子板的外层；在所述外层线路图形和所述电镀线路图形上沉镍金。采用本发明实施例，能够有效保护台阶板上的线路图形，同时，简化制作流程，降低成本。
台阶板线路图形电镀母板子板外层线路图形简化制作流程内层线路图形蚀刻图形电镀沉镍金铣通槽层压沉铜通槽正对制作

[发明专利]一种电路板的电镀方法及装置-CN201510279153.9有效
发明人： 詹世敬;唐政和;彭胜峰;彭承刚 -专利权人：广州杰赛科技股份有限公司
申请日： 2015-05-27 - 公布日： 2017-09-22 - 主分类号： C25D21/12 文献下载
摘要：本发明公开了一种电路板的电镀方法，包括采用链式连续向前的方式，依次地将多个电路板传送进镀槽；对进入所述镀槽的入口的每个电路板进行检测；当检测到当前进入的电路板的满缸电流，与前一个进入的电路板的满缸电流不相同时，开始计时，并根据计时的时长、所述当前进入的电路板的满缸电流和所述前一个进入的电路板的满缸电流，调整所述镀槽的工作电流；所述满缸电流是指所述镀槽中所容纳的电路板具有相同电镀参数时的工作电流；根据调整后的工作电流对所述镀槽中的电路板进行电镀。相应地，本发明还公开了一种电路板的电镀装置。采用本发明实施例，能够实现不同电路板电镀的无缝切换，提高电路板的生产利用率。
一种电路板电镀方法装置

[发明专利]电镀液回收方法及装置-CN201510100435.8有效
发明人： 詹世敬;宋小虎 -专利权人：广州杰赛科技股份有限公司
申请日： 2015-03-06 - 公布日： 2017-08-25 - 主分类号： C25D21/18 文献下载
摘要：本发明公开了一种电镀液回收方法及装置，所述电镀液回收方法，包括如下步骤将线路板从电镀缸中提起移至回收缸上方；将回收缸上方的线路板倾斜，使线路板的底边与水平面呈大于0°且小于90°的夹角；线路板上残留的电镀液汇聚于线路板最低点后滴落至回收缸内。所述电镀液回收方法及装置，通过将回收缸上方的线路板倾斜，线路板的底边与水平面呈大于0°且小于90°的夹角，使得线路板上残留的电镀液在滴落过程中不会汇聚在一条边上停止不落下，而是汇聚于一角重力点集中加速下落，在单位时间内使得电镀液下落的量得以增加，从而提高电镀液回收率，该方法与装置不仅适用于镀金缸药水回收，也可以适用于其他的电镀线或者药水线。
电镀回收方法装置

[发明专利]一种电路板的电镀方法及装置-CN201510279168.5有效
发明人： 詹世敬;唐政和;彭胜峰;彭承刚 -专利权人：广州杰赛科技股份有限公司
申请日： 2015-05-27 - 公布日： 2017-08-08 - 主分类号： C25D21/12 文献下载
摘要：本发明公开了一种电路板的电镀方法，包括采用链式连续向前的方式，依次地将多个电路板传送进镀槽；所述镀槽可容纳N个电路板，当一个电路板进入所述镀槽时，相应地一个电路板从所述镀槽移出；N≥1；对进入所述镀槽的每个电路板进行检测；每当检测到一个电路板进入所述镀槽时，根据当前进入的电路板的电镀电流和当前移出的电路板的电镀电流，调整所述镀槽的工作电流；根据调整后的工作电流对所述镀槽中的电路板进行电镀。相应地，本发明还公开了一种电路板的电镀装置。采用本发明实施例，能够实现不同电路板电镀的无缝切换，提高电路板的生产利用率。
一种电路板电镀方法装置

[实用新型]一种多层挠性线路板-CN201621298880.6有效
发明人： 詹世敬;吴传亮 -专利权人：珠海杰赛科技有限公司
申请日： 2016-11-29 - 公布日： 2017-07-14 - 主分类号： H05K1/02 文献下载
摘要：本实用新型的多层挠性线路板，由两层覆盖膜，两块单面芯板，多块双面芯板和胶粘结层组成；单面芯板由线路层和介质层组成，双面芯板依次由线路层，介质层和线路层组成；双面芯板设于两单面芯板之间；覆盖膜设于上下外表面，单面芯板的线路层与覆盖膜相邻，介质层与双面芯板的线路层相邻，胶粘结层设于相邻两块双面芯板之间。本实用新型的多层挠性线路板从结构上更改为芯板+纯胶+芯板+纯胶+芯板方式压合，可有效填充分，避免了层压空洞。解决了原有叠层层压填胶不实、空洞的缺陷。有效避免层间错位与填胶不实、分层爆板等异常。本实施中的覆盖膜和盖板厚度与实施例一中的相同。
一种多层线路板

[实用新型]多层挠性线路板-CN201621294365.0有效
发明人： 詹世敬;吴传亮 -专利权人：珠海杰赛科技有限公司
申请日： 2016-11-29 - 公布日： 2017-07-14 - 主分类号： H05K3/46 文献下载
摘要：本实用新型的多层挠性线路板，由N块双面芯板，N+1层覆盖膜，和N‑1层胶粘结层组成；双面芯板依次由线路层，介质层和线路层组成；覆盖膜设于挠性线路板上下外表面和相邻两块双面芯板之间，胶粘结层设于相邻两块芯板的覆盖膜和线路层之间；N≥2。使用厚度为15‑70UM的覆盖膜填充L12或者L13层线路后再与胶粘接层压合，有效解决了纯胶粘接层厚度不够，无法有效完全填充线路的缺陷；加工过程中使用盖板加铆钉压合，压合过程中，铆钉通过铆钉孔有效的使板子各层芯板固定，避免了在压合过程高压力下板子移位，有效地解决了层压压合滑板、层间错位问题；同时使用盖板加厚，可以避免因挠性线路板薄，而无法铆合的缺陷，解决了薄板铆合错位的异常。
多层线路板

[发明专利]一种大尺寸对接生产的挠性印制电路板-CN201310635237.2有效
发明人：陈翔;侯金坤;任安源;任代学;詹世敬 -专利权人：广州杰赛科技股份有限公司
申请日： 2013-12-03 - 公布日： 2017-05-17 - 主分类号： H05K1/14 文献下载
摘要：本发明公开了一种大尺寸对接生产的挠性印制电路板，包括若干个按顺序拼接在一起的挠性印制电路板单元，两个挠性印制电路板单元间的拼接处设有保护膜，所述保护膜表面上粘接、焊接或涂覆有用于线路导通的导电材料；两个挠性印制电路板单元拼接处的一个拼接侧开设有对位用的凹槽，另一拼接侧设有与凹槽匹配的凸台。本发明的挠性印制电路板中挠性印制电路板单元是通过保护膜连接，并通过保护膜上的导电材料进行线路的导通，无需采用连接器连接，能够最大程度的减少信号的损失。挠性印制电路板单元上设有对位用的凹槽和凸台，可使得挠性印制电路板单元对位更准确。导电材料的导电参数与挠性印制电路板单元的导电参数相同，故信号基本无损失传输。
一种尺寸对接生产印制电路板

[发明专利]一种改善图形电镀夹膜的方法-CN201610915273.8在审
发明人： 詹世敬;刘永峰;覃立;郑凡;张良昌 -专利权人：珠海杰赛科技有限公司
申请日： 2016-10-20 - 公布日： 2017-02-22 - 主分类号： H05K3/06 文献下载
摘要：本发明公开了一种改善图形电镀夹膜的方法，设计回形导线，可以增大图形电镀面积，所述回形导线线宽设计为0.30‑0.35mm，此方法不仅可以改善电镀夹膜品质异常，且无须增加其他生产流程，特别适用于小批量生产采用此流程从设计上解决小批量生产板，图形待镀面积相差在50％以上易电镀夹膜的品质缺陷，且无须增加其他设备或工艺流程，生产使用成本低，市场前景广阔。
一种改善图形电镀方法

[发明专利]一种返洗阻焊塞孔的方法-CN201610871404.7在审
发明人：刘永峰;詹世敬;覃立;郑凡;张良昌 -专利权人：珠海杰赛科技有限公司
申请日： 2016-09-30 - 公布日： 2017-02-15 - 主分类号： H05K3/28 文献下载
摘要：本发明公开了一种返洗阻焊塞孔的方法，属于线路板制作技术领域。该方法包括以下步骤a、将待返洗的塞孔板置于含有膨松剂的药水槽中浸泡进行膨松处理；b、将经膨松剂浸泡的塞孔板置于水洗槽中进行水洗，去除板面的膨松剂；c、将塞孔板置于含有NaOH溶液的返洗槽中浸泡；d、将经过步骤c处理的塞孔板置于水洗槽中进行水洗；e、采用高压水枪对取出后的塞孔板进行冲洗，清除塞孔及板面的油墨和NaOH溶液。该方法实现了塞孔板孔内的阻焊油墨的有效清理，能够彻底解决了阻焊固化后小孔油墨返洗不净品质问题。
一种返洗阻焊塞孔方法

[发明专利]一种多层挠性线路板制作方法及多层挠性线路板-CN201611078984.0在审
发明人： 詹世敬;吴传亮 -专利权人：珠海杰赛科技有限公司
申请日： 2016-11-29 - 公布日： 2017-02-08 - 主分类号： H05K1/02 文献下载
摘要：本发明的多层挠性线路板，由两层覆盖膜，两块单面芯板，多块双面芯板和胶粘结层组成；单面芯板由线路层和介质层组成，双面芯板依次由线路层，介质层和线路层组成；双面芯板设于两单面芯板之间；覆盖膜设于上下外表面，单面芯板的线路层与覆盖膜相邻，介质层与双面芯板的线路层相邻，胶粘结层设于相邻两块双面芯板之间。本发明的多层挠性线路板从结构上更改为芯板+纯胶+芯板+纯胶+芯板方式压合，可有效填充分，避免了层压空洞。解决了原有叠层层压填胶不实、空洞的缺陷。有效避免层间错位与填胶不实、分层爆板等异常。本实施中的覆盖膜和盖板厚度与实施例一中的相同。
一种多层线路板制作方法

[发明专利]具盲槽的刚挠结合板制作方法-CN201310567597.3有效
发明人：侯金坤;陈翔;任安源;任代学;詹世敬 -专利权人：广州杰赛科技股份有限公司
申请日： 2013-11-14 - 公布日： 2016-10-26 - 主分类号： H05K3/00 文献下载
摘要：本发明公开了一种具盲槽的刚挠结合板制作方法，该制作方法包括锣槽、钻排气孔、铆合、层压、沉铜、外层线路、阻焊、阻焊固化、表面处理工序；通过在具盲槽的刚挠结合板的盲槽边缘设计排气孔，随后在层压工序中，让层压抽真空的步骤将盲槽内的气体抽空，随后在半固化片压合流胶固化后，半固化片的胶将围绕盲槽设置的排气孔堵住，从而使盲槽内形成真空状态，由于该盲槽内没有气体，因此在后续的等离子除钻污或阻焊字符高温固化时，不会产生气体膨胀，解决了由于盲槽内气体受热膨胀而出现槽边产生应力后分层的问题。本发明的制作方法可广泛应用于具盲槽的刚挠结合板的制作中。
具盲槽结合制作方法

[实用新型]一种电镀装置-CN201520351892.X有效
发明人： 詹世敬;唐政和;彭胜峰;彭承刚 -专利权人：广州杰赛科技股份有限公司
申请日： 2015-05-27 - 公布日： 2015-09-23 - 主分类号： C25D17/00 文献下载
摘要：本实用新型公开了一种电镀装置，包括控制装置、传送链、镀槽、夹具、识别装置和感应器；所述夹具固定在所述传送链上，所述识别装置安装在所述夹具上；所述镀槽位于所述传送链的下方，所述感应器安装在所述镀槽的入口处；所述控制装置分别与所述感应器和所述镀槽连接。采用本实用新型的实施例，能够准确感应进入镀槽的电路板，提高电路板生产利用率。
一种电镀装置

[实用新型]一种大尺寸对接生产的挠性印制电路板-CN201320780895.6有效
发明人：陈翔;侯金坤;任安源;任代学;詹世敬 -专利权人：广州杰赛科技股份有限公司
申请日： 2013-12-03 - 公布日： 2014-05-21 - 主分类号： H05K1/14 文献下载
摘要：本实用新型公开了一种大尺寸对接生产的挠性印制电路板，包括若干个按顺序拼接在一起的挠性印制电路板单元，两个挠性印制电路板单元间的拼接处设有保护膜，所述保护膜表面上粘接、焊接或涂覆有用于线路导通的导电材料；两个挠性印制电路板单元拼接处的一个拼接侧开设有对位用的凹槽，另一拼接侧设有与凹槽匹配的凸台。本挠性印制电路板中挠性印制电路板单元是通过保护膜连接，并通过保护膜上的导电材料进行线路的导通，无需采用连接器连接，能够最大程度的减少信号的损失。挠性印制电路板单元上设有对位用的凹槽和凸台，可使得挠性印制电路板单元对位更准确。导电材料的导电参数与挠性印制电路板单元的导电参数相同，故信号基本无损失传输。
一种尺寸对接生产印制电路板

[发明专利]一种PCB板的线路检测方法-CN201310518448.8在审
发明人：宋小虎;詹世敬 -专利权人：广州杰赛科技股份有限公司
申请日： 2013-10-28 - 公布日： 2014-04-23 - 主分类号： G01N21/956 文献下载
摘要：本发明公开了一种PCB板的线路检测方法，该方法包括：对PCB板所要印制的线路图像的上部和下部进行截取，获得上部标准线路图像和下部标准线路图像；对待检测PCB板上部的板面线路进行扫描，获得板面上部扫描图像；将所述板面上部扫描图像和所述上部标准线路图像进行对比，判断所述待检测PCB板上部的板面线路是否存在缺陷；对所述待检测PCB板下部的板面线路进行扫描，获得板面下部扫描图像；将所述板面下部扫描图像和所述下部标准线路图像进行对比，判断所述待检测PCB板下部的板面线路是否存在缺陷。本方法解决了PCB板尺寸过大时遇到的无法通过机器自动检测，检测效率低，漏检率高的问题。
一种 pcb 线路检测方法

1
2
下一页»
尾页
共 18 条