“半导体集成电路”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2195769个，建议您升级VIP下载更多相关专利

[发明专利]半导体集成电路-CN201210206994.3有效
发明人：伊藤博昭 -专利权人：拉碧斯半导体株式会社
申请日： 2012-06-21 - 公布日： 2017-03-01 - 主分类号： G01R31/3185 文献下载
摘要：本发明提供一种能够在短时间内精度良好地检测跳变扫描测试中的跳变故障的半导体集成电路。在半导体集成电路（1）中，构成为在高速时钟工作块（高速时钟组）和低速时钟工作块（低速时钟组）这样的工作频率不同的块间配置扫描链，在半导体集成电路（1）的跳变扫描测试的获取工作时，利用跳变扫描用时钟控制电路
半导体集成电路

[发明专利]半导体集成电路-CN201110091015.X有效
发明人：松冈大辅 -专利权人：松下电器产业株式会社
申请日： 2007-11-07 - 公布日： 2011-08-17 - 主分类号： H01L27/02 文献下载
摘要：半导体集成电路(5)在其中央部设置内部电路(4)，并沿着半导体集成电路的4边，排列设置与外部进行信号输入输出用的I/O电路(1、2)及焊盘(3)。I/O电路(2)是设有1个焊盘的1级用I/O电路，I/O电路(1)是在朝向内部电路的方向以锯齿状设有两个焊盘的2级用I/O电路，作为全体设置两种I/O，所设置的焊盘的个数与必要的焊盘数相等。1级用I/O电路(2)与2级用I/O电路(1)具有给其供电的电源布线，这些电源布线为在I/O电路(1、2)的排列方向上前进的环状，在1级用与2级用I/O电路(1、2)间转接电源布线的电源布线转接区域(A)，设置在半导体集成电路的4个角部(C)。从而即使在焊盘数较多的半导体集成电路中，也能有效削减其面积。
半导体集成电路

[发明专利]半导体集成电路-CN200710101703.3有效
发明人：郑贰善 -专利权人：美格纳半导体有限会社
申请日： 2007-04-24 - 公布日： 2007-10-31 - 主分类号： H01L27/04 文献下载
摘要：一种半导体集成电路，其包括集成于单个基板上的数字电路及模拟电路，所述半导体集成电路包括：基板，基板包括其中将形成数字电路及模拟电路的部分；及多个深阱，其形成至基板内的一特定厚度以环绕其中将形成数字电路的器件及模拟电路的器件的部分，以减小在模拟电路的器件与数字电路的器件之间的干扰。
半导体集成电路

[发明专利]半导体集成电路-CN200710163629.8有效
发明人：西尾茂;仲直明 -专利权人：富士通株式会社
申请日： 2007-10-15 - 公布日： 2008-05-28 - 主分类号： G01R31/3183 文献下载
摘要：本发明提供一种半导体集成电路，该半导体集成电路包括：数据输入电路，其从外部输入数据输入信号并输出该信号；比较值寄存器，其存储根据所述数据输入电路的输入而变化的所述输出信号的期望值；以及比较电路，其对根据所述数据输入电路的所述输出信号的跳变次数而定的值和所述期望值进行比较
半导体集成电路

[发明专利]半导体集成电路-CN200810168140.4有效
发明人：土屋裕利;八重沢真二;桥本祐也;中森彻;岸井达也 -专利权人：雅马哈株式会社
申请日： 2008-09-28 - 公布日： 2009-04-08 - 主分类号： H03K19/007 文献下载
摘要：在取得多个半导体集成电路输出的错误检测信号的线“或”而作为断电指令信号向各半导体集成电路供给的情况下，能够使各半导体集成电路稳定地进入断电状态。在断电控制电路(14)与错误检测电路(11)之间插入延迟电路(15)，在断电指令信号PDN低于变换器(13)的阈值之后，错误检测信号ERN也持续进行从非有效电平向有效电平方向的变化，上述断电控制电路(14)在来自外部的断电指令信号PDN低于变换器(13)的阈值时，将断电控制信号设为有效电平，上述错误检测电路(11)根据错误的检测将N沟道场效应晶体管(12)设为导通状态，从而将错误检测信号ERN成为有效电平
半导体集成电路

[发明专利]半导体集成电路-CN202010167105.1在审
发明人：山路将晴 -专利权人：富士电机株式会社
申请日： 2020-03-11 - 公布日： 2020-10-27 - 主分类号： H01L27/02 文献下载
摘要：本发明提供一种在将HVJT的一部分用作电平变换元件的HVIC中能够在抑制芯片面积增大的同时提高ESD耐受量的半导体集成电路。一种半导体集成电路，是高电位侧电路区(101)、包围高电位侧电路区(101)的高耐压结终端构造(102)以及隔着高耐压结终端构造(102)包围高电位侧电路区(101)的低电位侧电路区(103)集成于同一半导体芯片的半导体集成电路)的区域处的环状阱区(5)与埋入层(13)之间的第一距离(L11)比形成载体接收区(7a、7b)的区域处的环状阱区(5)与埋入层(6)之间的第二距离(L12)短，该载体接收区(7a、7b)是在低电位侧电路区(103)与高电位侧电路区(101)之间传递信号的电平移位电路中包括的电平变换元件(10a、10b)的载体接收区。
半导体集成电路

[发明专利]半导体集成电路-CN200410075169.X有效
发明人：大久保卓也;酒井优 -专利权人：罗姆股份有限公司
申请日： 2004-09-02 - 公布日： 2005-03-09 - 主分类号： H01L21/822 文献下载
摘要：一种半导体集成电路，包括：半导体衬底；热产生电路元件，其在半导体衬底上按多层结构形成，并且在产生相对高温度的热量的同时，执行预定操作；多个温度相关的电路元件，每一个都在半导体衬底上的预定的位置处按多层结构形成，根据热产生电路元件的温度来执行预定的操作，并且每一个都具有在温度相关的特性上彼此恒定的关系；热传导层，其具有高于半导体衬底的导热率的导热率，并至少连续覆盖热产生电路元件的热产生部分和多个温度相关的电路元件，以将由热产生电路元件产生的热量传导到多个温度相关的电路元件。按照该结构，该半导体集成电路可以保持其所需的操作精度，而与温度上的改变无关。
半导体集成电路

[发明专利]半导体集成电路-CN200410044616.5无效
发明人：友部胜一 -专利权人：株式会社日立制作所
申请日： 2004-05-19 - 公布日： 2005-02-09 - 主分类号： G06F13/14 文献下载
摘要：本发明提供半导体集成电路，对于有限的存储资源或者地址资源的分配易于具有灵活性。与PCI总线连接的半导体集成电路具有配置寄存器，依据其中的基地址寄存器(30)的可读写区域(Fv)的大小，来决定该半导体集成电路所分配的地址空间的大小。采用屏蔽电路(31)改变基地址寄存器的可读写区域的大小。可以根据由屏蔽信号指定的屏蔽比特数，可变地设定本地地址空间的大小。
半导体集成电路

[发明专利]半导体集成电路-CN200810125851.3有效
发明人：桥本史则 -专利权人：三洋电机株式会社;三洋半导体株式会社
申请日： 2008-05-12 - 公布日： 2008-11-12 - 主分类号： H01L27/02 文献下载
摘要：本发明的半导体集成电路提高静电破坏强度和闭锁强度等。此外，消除静电破坏强度和闭锁强度等的偏差，作为半导体集成电路，保证一定的质量。在静电破坏保护单元(EC1)中，利用由P+型的半导体层构成的分离区域(6)包围着第一NPN型双极晶体管(3)和第二NPN型双极晶体管(4)，与其他元件电性分离。该分离区域(6)的宽度(WB1)形成得比相互分离形成了内部电路(50)的元件的分离区域(7)的宽度(WB2)宽。这样，能够得到提高静电破坏强度和闭锁强度等的效果。为了充分发挥这样的效果，最好分离区域(6)的宽度(WB1)宽于分离区域(7)的宽度(WB2)(通常按照该半导体集成电路的最小设计规则进行设计)2倍以上。
半导体集成电路

[发明专利]半导体集成电路-CN200910253762.1无效
发明人：园原英雄 -专利权人：恩益禧电子股份有限公司
申请日： 2009-12-17 - 公布日： 2010-06-30 - 主分类号： H01L23/482 文献下载
摘要：本发明提供一种半导体集成电路。根据本发明的示例性实施例的半导体集成电路包括被提供在半导体芯片中的I/O缓冲器、单层焊盘、以及多层焊盘。单层焊盘形成在I/O缓冲器的上方。
半导体集成电路

[发明专利]半导体集成电路-CN03153927.0无效
发明人：米山刚 -专利权人：精工爱普生株式会社
申请日： 2003-08-20 - 公布日： 2004-03-31 - 主分类号： H01L27/00 文献下载
摘要：本发明提供了一种半导体集成电路，该半导体集成电路能够在输入RAM存储的数据时使用的数据总线位数与输入数据的位数不同时，进行输入数据的数据总线的线选择。该半导体集成电路包括：数据总线D0～D7，其输入数据的K位(K是大于等于2的整数)；选择电路SEL(0)～SEL(13)，其根据由所述数据总线输入N位(N是小于K的整数)数据时设定的信号，选择通过所述数据总线的高位一侧的N条线和低位一侧的N条线中的一方进行输入的数据；以及RAM(随机存取存储器)(1)，其存储被选择电路选择的数据。
半导体集成电路

[发明专利]半导体集成电路-CN02107940.4无效
发明人：内木英喜;近藤晴房 -专利权人：三菱电机株式会社
申请日： 2002-03-18 - 公布日： 2002-11-27 - 主分类号： H03F3/04 文献下载
摘要：本发明旨在提供即使输入信号的输入公共电平变化,也能产生其电平随输入信号而变化的输出信号的半导体集成电路。所述半导体集成电路中设有差动放大器12;用以检测输入信号A、B的公共电平的公共电平检测电路14以及基于检测到的公共电平,产生适合加于构成差动放大器12恒流源的MOS晶体管的栅极的偏压的偏压产生电路16。
半导体集成电路

[发明专利]半导体集成电路-CN200480000034.5有效
发明人：崎山史朗;木下雅善;炭田昌哉 -专利权人：松下电器产业株式会社
申请日： 2004-02-19 - 公布日： 2005-11-16 - 主分类号： H03K17/687 文献下载
摘要：一种半导体集成电路，主电路(2)由源极和基板电位分离的MOS晶体管构成。基板电位控制电路(1)，控制主电路(2)的MOS晶体管的基板电位，以便使构成主电路(2)的MOS晶体管的实际饱和电流值，成为在主电路(2)的动作电源电压(Vdd)之下的目标饱和电流值(Ids)。所以，即使半导体集成电路的动作电源电压成为低电压化，也能抑制动作速度的离差。
半导体集成电路

[发明专利]半导体集成电路-CN200810161064.4有效
发明人：国江周市;町村广喜 -专利权人：恩益禧电子股份有限公司
申请日： 2008-09-26 - 公布日： 2009-04-08 - 主分类号： G06F11/28 文献下载
摘要：涉及一种半导体集成电路。本发明的一个目的所要解决的问题是：如果作为调试目标的宏的状态在调试器调试作为目标的宏时由除了调试器之外的因素改变，则调试器变为不能继续调试并且调试异常终止。为了解决上述问题，公开了一种半导体集成电路，该半导体集成电路包括第一寄存器，该第一寄存器存储表示所述宏响应于在宏的调试期间接收的重置信号而处于重置状态的值；以及第二寄存器，该第二寄存器存储表示所述宏过去是否通过接收重置信号而已经处于重置状态的值
半导体集成电路

[发明专利]半导体集成电路-CN200510005323.0有效
发明人：富田浩由 -专利权人：富士通株式会社
申请日： 2005-01-31 - 公布日： 2006-04-05 - 主分类号： G06F1/06 文献下载
摘要：本发明提供了一种半导体集成电路。在该半导体集成电路中，每对第二晶体管的栅极分别接收上升沿和下降沿彼此相邻的一对延迟定时信号，并将预充电到第一电源电压的第一节点处的电荷逐渐放电。多个检测电路在彼此不同的定时处操作，以将第一节点处的电压检测为逻辑值。选择器依据由检测电路提供的检测结果选择第二定时信号中的任一个。内部电路与所选择的第二定时信号同步地操作。因此，可以响应于工作环境的变化而优化调节内部电路的操作定时。这使得半导体集成电路的操作余量被改善。
半导体集成电路