“半导体集成电路”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2195769个，建议您升级VIP下载更多相关专利

[发明专利]半导体集成电路-CN200910261065.0有效
发明人：石塚裕康;田中一雄 -专利权人：株式会社瑞萨科技
申请日： 2005-10-24 - 公布日： 2010-05-19 - 主分类号： H02H9/04 文献下载
摘要：本发明提供一种半导体集成电路，以抑制由诸如电源噪声的相对小的电源波动引起的保护电路中误操作的出现。保护电路具有第一电阻器和电容器、反相器和MOS晶体管，第一电阻器和电容器串联连接在电源线和接地线之间，反相器的输入连接在第一电阻器和电容器之间，MOS晶体管的栅电极接收反相器的输出并且MOS晶体管的漏电极和源电极连接到电源线和接地线
半导体集成电路

[发明专利]半导体集成电路-CN200910129709.0有效
发明人：井口智明;石川瑞恵;杉山英行;齐藤好昭 -专利权人：株式会社东芝
申请日： 2009-03-24 - 公布日： 2009-09-30 - 主分类号： G11C11/16 文献下载
摘要：本发明提供一种半导体集成电路，其特征在于，具备：N沟道型自旋FET(SN1)，在其源端以及漏端间具有取高电阻状态和低电阻状态之一的磁隧道结或半导体-磁性体结，在栅端输入输入信号，在源端施加第一电源电位，漏端与输出端相连接；P沟道型FET(P1)，在其栅端输入时钟信号，在源端施加比上述第一电源电位高的第二电源电位，漏端与上述输出端相连接；后级电路(12)，其输入端与上述输出端相连接；以及控制电路(11)
半导体集成电路

[发明专利]半导体集成电路-CN200910142731.9有效
发明人：炭田昌哉 -专利权人：松下电器产业株式会社
申请日： 2005-07-26 - 公布日： 2009-10-28 - 主分类号： H03K19/017 文献下载
摘要：本发明提供一种半导体集成电路，其接收时钟脉冲、多个数据及用于选择上述各数据的多个选择信号，且当上述时钟脉冲跳变时将由上述选择信号选定的1个数据输出到保持电路，该半导体集成电路包括非选择状态检测电路，该非选择状态检测电路检测全部上述多个选择信号都没有选择上述多个数据的任何一个的状态，当上述非选择状态检测电路检测到全部上述多个选择信号都没有选择上述多个数据的任何一个的状态时，防止上次所选定的数据发生变化来保持上述保持电路的输出数据。
半导体集成电路

[发明专利]半导体集成电路-CN200910166004.6有效
发明人：下川健寿;古田博伺 -专利权人：恩益禧电子股份有限公司
申请日： 2009-08-07 - 公布日： 2010-02-10 - 主分类号： G11C7/06 文献下载
摘要：本发明提供了一种半导体集成电路。根据本发明的示例性实施例的半导体集成电路包括：多个存储器单元，该多个存储器单元连接至一条字线；多个传感放大器电路，该多个传感放大器电路连接至存储器单元并且被划分为N个组；以及N个数据反转处理电路，该N个数据反转处理电路分别接收从N组传感放大器读出的数据，其中在第一组传感放大器电路终止操作之后，不同于第一组的第二组传感放大器电路进行操作，并且数据反转处理电路中的每一个基于从每一组传感放大器电路读出的数据执行数据反转处理，并且将数据输出至数据反转处理电路中的每一个的输出端子
半导体集成电路

[发明专利]半导体集成电路-CN200910140678.9有效
发明人：本村哲夫 -专利权人：索尼株式会社
申请日： 2009-06-12 - 公布日： 2009-12-16 - 主分类号： H01L27/02 文献下载
摘要：本发明提供半导体集成电路，包括：单元设置区域，包括电源的供给和中断由电源开关控制的受电源控制的电路单元和在启动后始终通电的常通电路单元组；主线，设置在单元设置区域中，并且施加有电源电压或者参考电压；以及第一和第二支线
半导体集成电路

[发明专利]半导体集成电路-CN201110068579.1有效
发明人：绪方博美 -专利权人：索尼株式会社
申请日： 2008-09-18 - 公布日： 2011-08-17 - 主分类号： H01L27/02 文献下载
摘要：一种半导体集成电路包括：具有内部电压线的电路块；环形轨道线，在电路块周围形成封闭环形线并提供有电源电压和参考电压之一；和多个开关块，在电路块周围沿着环形轨道线配置，该多个开关块的每个都包括：电压线段，形成部分环形轨道线
半导体集成电路

[发明专利]半导体集成电路-CN201010244658.9有效
发明人：高在范;边相镇 -专利权人：海力士半导体有限公司
申请日： 2010-08-04 - 公布日： 2011-08-31 - 主分类号： H01L25/00 文献下载
摘要：本发明提供一种半导体集成电路，包括：被配置为接收外部电压的多个芯片。芯片中的每一个芯片被配置为检测所述芯片中该一个芯片的信号延迟特性以产生具有与信号延迟特性相对应的电平的内部电压。
半导体集成电路

[发明专利]半导体集成电路-CN200810184383.7有效
发明人：东井亮 -专利权人：松下电器产业株式会社
申请日： 2008-12-10 - 公布日： 2009-07-01 - 主分类号： H01L27/02 文献下载
摘要：本发明提供一种半导体集成电路，缓和因ESD保护电路上存在连接布线引起的、ESD保护电路附近的信号布线的混杂。将连接于ESD保护电路(10)的连接布线(13、14、15、16)在与各布线层的布线优先方向一致的方向上配置。即，在ESD保护电路(10)上的区域中，虽然存在连接布线，但是也可在横向或纵向配置信号布线。
半导体集成电路

[发明专利]半导体集成电路-CN200910004386.2有效
发明人：白石正树;岩崎贵之;松浦伸悌;宇野友彰 -专利权人：株式会社瑞萨科技
申请日： 2004-05-13 - 公布日： 2009-07-22 - 主分类号： H01L25/00 文献下载
摘要：本发明公开了一种半导体集成电路。功率MOS-FET被用作非绝缘DC/DC变换器中的高端开关晶体管。用作功率MOS-FET源极端子的电极区分别通过连结导线连接到一个外部引线和两个外部引线。
半导体集成电路

[发明专利]半导体集成电路-CN201610007141.5有效
发明人：归山隼一 -专利权人：瑞萨电子株式会社
申请日： 2012-08-31 - 公布日： 2019-01-29 - 主分类号： H03F3/08 文献下载
摘要：提供半导体集成电路，包括：第一发送电路，产生和输出反映第一数据信号的第一发送信号；第一接收电路，再产生第一数据信号；第一隔离元件，隔离第一发送电路与第一接收电路并发送第一发送信号；第二发送电路，产生和输出反映第二数据信号的第二发送信号；第二接收电路，再产生第二数据信号；第二隔离元件，隔离第二发送电路与第二接收电路并发送第二发送信号；第三发送电路，产生和输出反映第二数据信号的第三发送信号；第三接收电路，再产生第二数据信号；第三隔离元件，隔离第三发送电路与第三接收电路并发送第三发送信号；控制部，在确定再产生的第一数据信号和再产生的第二数据信号是相同的逻辑电平信号时与第一数据信号无关地输出停止信号。
半导体集成电路

[发明专利]半导体集成电路-CN201210189534.4有效
发明人：大西章申;日隈裕洋;小林和幸;村濑谦悟 -专利权人：半导体元件工业有限责任公司
申请日： 2012-06-08 - 公布日： 2012-12-19 - 主分类号： H03K19/094 文献下载
摘要：本发明提供一种半导体集成电路，作为差动输入晶体管的P沟道型MOS晶体管(M1、M2)为了降低噪声水平，具有薄的栅极氧化膜。保护这些P沟道型MOS晶体管(M1、M2)不被过电压损坏的保护电路，构成为包括P沟道型MOS晶体管(M3、M4)。
半导体集成电路

[发明专利]半导体集成电路-CN201610289260.4有效
发明人：鹿岛恭一;福岛佳孝;小野正宽;平野哲郎 -专利权人：半导体元件工业有限责任公司
申请日： 2011-03-21 - 公布日： 2018-11-09 - 主分类号： H02J7/00 文献下载
摘要：本发明提供一种半导体集成电路。半导体集成电路包括端子、成二极管连接的MOS晶体管、保护二极管电路、电池放电用MOS晶体管、电池电压检测控制电路、以及过电压保护用箝位电路。从而，在相邻的端子之间施加了浪涌电压的情况下，能保护连接在相邻的端子之间的电路元件使其不受到因浪涌电压导致的静电破坏。
半导体集成电路

[发明专利]半导体集成电路-CN201780024431.3有效
发明人：饭田真久 -专利权人：株式会社索思未来
申请日： 2017-02-20 - 公布日： 2022-03-15 - 主分类号： H03K17/693 文献下载
摘要：为了达到仅使用低耐压晶体管来实现电源切换电路，且不需要特别的贯通电流防止控制电路，当第一电源电压(VDD1(＝0V/3.3V))处于截止状态且第二电源电压(VDD2(＝0V/1.8V))处于导通状态时，切换控制电路(2、3)输出从接地电压电位到第二电源电压电位的信号，当第一电源电压(VDD1)、第二电源电压(VDD2)都处于导通状态时，切换控制电路(2、3)输出从第二电源电压电位到第一电源电压电位的信号
半导体集成电路

[发明专利]半导体集成电路-CN201710891129.X有效
发明人：山口刚史 -专利权人：三美电机株式会社
申请日： 2017-09-27 - 公布日： 2020-11-13 - 主分类号： H02J7/00 文献下载
摘要：本发明提供一种半导体集成电路，提高芯片面积的使用效率。该半导体集成电路具备：存储电路，其具有多个触发器；存储部，其由非易失性存储元件构成；信号生成部，其由非易失性存储元件构成，输出设定多个动作模式的动作模式设定信号；控制电路，其在输出设定第一动作模式的动作模式设定信号时，使存储电路动作使得在多个触发器中保持设定第一电路部的特性的值，在输出设定第二动作模式的动作模式设定信号时，使存储电路作为计数器进行动作来测量在第二电路部中使用的时间；设定电路，其在信号生成部输出设定第二动作模式的动作模式设定信号时，使用在存储部中存储的与存储电路的计数值相对应的微调数据来修正第一电路部的特性的个体差异偏差。
半导体集成电路

[发明专利]半导体集成电路-CN201310429392.9有效
发明人：天沼佳幸;三好孝典 -专利权人：瑞萨电子株式会社
申请日： 2013-09-18 - 公布日： 2018-06-22 - 主分类号： G06F21/55 文献下载
摘要：本发明涉及半导体集成电路。对存储在LSI中的机密信息进行保护，使其免受出于通过使得LSI故障而获取或伪造机密信息的目的而进行的激光攻击。提供了一种用于检测逻辑电路中包括的多比特存储元件的攻击检测电路。该攻击检测电路包括能够通过诸如代码原理的逻辑操作进行检测的错误确定电路和具有光线检测元件的光线照射检测电路，该光线检测元件被配置为使得该光线照射检测电路能够检测到该错误确定电路的检测限制以外的比特数量的错误由于该错误确定电路所进行的错误检测以及该光线照射检测电路所进行的光线照射检测，该电路对来自外界的故障攻击进行补充检测。
光线照射错误确定检测电路电路检测半导体集成电路攻击检测电路光线检测元件多比特存储机密信息激光攻击补充检测错误检测故障攻击检测激光逻辑操作存储伪造攻击配置