“半导体通道”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1307451个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置-CN202210313541.4在审
发明人：詹易叡;潘冠廷;朱熙甯;江国诚;王志豪 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-03-28 - 公布日： 2022-08-30 - 主分类号： H01L21/8234 文献下载
摘要：一种半导体装置，包括基板、第一半导体通道、第二半导体通道、隔离部件、第一衬层及第二衬层。第一半导体通道在基板上方。第二半导体通道在基板上方，且与第一半导体通道横向地偏移。隔离部件嵌入在基板中，且横向地介于第一半导体通道及第二半导体通道之间。第一衬层横向地环绕隔离部件，且介于隔离部件及第一半导体通道之间。第二衬层横向地环绕第一衬层，且介于第一衬层及第一半导体通道之间。
半导体装置

[实用新型]半导体装置-CN202221717628.X有效
发明人：游国丰;陈建豪;许智育;李致葳;陈健源 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-07-04 - 公布日： 2022-12-09 - 主分类号： H01L29/10 文献下载
摘要：本实用新型提出一种半导体装置。半导体装置与相关方法可用于形成栅极结构。半导体装置包括鳍状物自基板延伸。鳍状物包括多个半导体通道层。半导体装置还包括栅极介电层，围绕每一半导体通道层。半导体通道层的最顶部的半导体通道层的上表面上的栅极介电层的第一厚度，大于最顶部的半导体通道层之下的另一半导体通道层的表面上的栅极介电层的第二厚度。
半导体装置

[发明专利]三维存储器装置及其数据擦除方法-CN201410344347.8有效
发明人：徐子轩;吕函庭;吴承润 -专利权人：旺宏电子股份有限公司
申请日： 2014-07-18 - 公布日： 2019-04-02 - 主分类号： G11C16/14 文献下载
摘要：本发明公开了一种三维存储器装置的数据擦除方法，其中三维存储器装置包括多条字线以及多条半导体通道，这些半导体通道与这些字线交叉设置以形成多个存储单元，该数据擦除方法包括以下步骤：首先，在擦除操作的第一阶段，施加第一电压至这些半导体通道的第一半导体通道以擦除定义于第一半导体通道的这些存储单元所储存的数据，并施加第二电压至这些半导体通道的第二半导体通道，第二半导体通道是邻近于第一半导体通道。接着，在擦除操作的第二阶段，施加第二电压至第一半导体通道，并施加第一电压至第二半导体通道。
三维存储器装置及其数据擦除方法

[发明专利]一种半导体结构的制作方法及其结构-CN202210680462.7在审
发明人：刘佑铭 -专利权人：长鑫存储技术有限公司
申请日： 2022-06-15 - 公布日： 2022-09-16 - 主分类号： H01L21/8242 文献下载
摘要：本公开实施例涉及半导体领域，提供一种半导体结构的制作方法及其结构，其中，半导体结构的制作方法包括：提供基底，基底包括沿第一方向和第二方向阵列排布的半导体通道，且相邻的半导体通道之间露出部分基底；形成金属层，金属层位于半导体通道的侧壁，且还位于相邻的半导体通道之间露出的基底的表面；采用金属硅化物工艺将部分半导体通道及相邻的半导体通道之间露出的基底转换为位线，位线沿第一方向贯穿半导体通道，至少可以降低形成位线的难度
一种半导体结构制作方法及其

[发明专利]半导体装置及其制作方法-CN202011384166.X在审
发明人：杨柏宇 -专利权人：联华电子股份有限公司
申请日： 2020-12-01 - 公布日： 2022-06-03 - 主分类号： H01L29/778 文献下载
摘要：本发明公开一种半导体装置及其制作方法，其中该半导体装置包括基底、半导体通道层、半导体阻障层、栅极电极、第一电极、及介电层。半导体通道层被设置于基底之上，半导体阻障层被设置于半导体通道层之上。栅极电极被设置于半导体阻障层之上。第一电极被设置于栅极电极的一侧，其中第一电极包括主体部及垂直延伸部，主体部电连接于半导体阻障层，且垂直延伸部的底面低于半导体通道层的顶面。介电层被设置于垂直延伸部及半导体通道层之间。
半导体装置及其制作方法

[发明专利]半导体装置-CN202010498643.9在审
发明人：彭羽筠;颜甫庭;陈婷婷;林耕竹;彭辞修 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-06-04 - 公布日： 2021-03-19 - 主分类号： H01L29/78 文献下载
摘要：此处提供半导体装置与其形成方法。本公开实施例的半导体装置包括第一半导体通道膜，与第二半导体通道膜位于第一半导体通道膜上；以及含硅与氮的多孔介电结构。多孔介电结构夹设于第一半导体通道膜与第二半导体通道膜之间，且多孔介电结构的密度小于氮化硅的密度。
半导体装置

[发明专利]一种半导体结构及制造方法-CN202210010264.X在审
发明人：张魁 -专利权人：长鑫存储技术有限公司
申请日： 2022-01-06 - 公布日： 2023-07-18 - 主分类号： H10B12/00 文献下载
摘要：本公开实施例涉及半导体领域，提供一种半导体结构及制造方法，半导体结构包括：基底，基底上具有沿第一方向延伸的位线；半导体通道，半导体通道位于位线上；半导体掺杂层，半导体掺杂层位于位线的侧面，半导体掺杂层顶面与半导体通道接触；沿第二方向延伸的字线，字线环绕部分半导体通道，且字线的底表面高于位线的顶表面；字线介质层，字线介质层位于字线与半导体通道之间；隔离层，隔离层位于字线与位线之间以及字线与半导体掺杂层之间。本公开实施例提供的半导体结构及制造方法至少有利于解决位线结构与有源结构之间导电能力过弱的问题。
一种半导体结构制造方法

[发明专利]包括晶体管芯片模块和驱动器芯片模块的半导体封装以及其制造方法-CN201410643898.4有效
发明人： O·霍尔菲尔德;J·赫格尔;A·凯斯勒;M·霍伊 -专利权人：英飞凌科技股份有限公司
申请日： 2014-11-11 - 公布日： 2018-04-20 - 主分类号： H01L25/16 文献下载
摘要：一种半导体封装包括包括多个半导体晶体管芯片和设置在半导体晶体管芯片上方的第一密封层的第一半导体模块，以及设置在第一半导体模块上方的第二半导体模块。第二半导体模块包括多个半导体驱动器通道以及设置在半导体驱动器通道上方的第二密封层。半导体驱动器通道被配置为驱动半导体晶体管芯片。
包括晶体管芯片模块驱动器半导体封装及其制造方法

[发明专利]具有集成导电冷却通道的半导体-CN202010091182.3在审
发明人：理查德·马洛;克雷格·布莱恩·罗杰斯 -专利权人：福特全球技术公司
申请日： 2020-02-04 - 公布日： 2020-09-01 - 主分类号： H01L23/367 文献下载
摘要：本公开提供了“具有集成导电冷却通道的半导体”。一种半导体组件包括功率半导体、包含所述功率半导体的壳体以及导电通道。所述导电通道被布置为引导冷却剂通过所述壳体。因此，由所述功率半导体产生的热量可以被所述冷却剂吸收。所述导电通道还与所述功率半导体电连接以形成所述功率半导体的端子。
具有集成导电冷却通道半导体

[发明专利]半导体结构及其制造方法-CN202110777160.7在审
发明人：肖德元 -专利权人：长鑫存储技术有限公司
申请日： 2021-07-09 - 公布日： 2023-01-31 - 主分类号： H10B12/00 文献下载
摘要：本发明实施例提供一种半导体结构及其制造方法，半导体结构包括：半导体基底，半导体基底包括逻辑器件区以及存储器区；位线以及与位线同层设置的电接触层，位线位于存储器区内，电接触层位于逻辑器件区内；第一半导体通道，位于位线表面；第二半导体通道，第二半导体通道与第一半导体通道同层设置，且位于电接触层表面；字线以及与字线同层设置的栅极；电容结构，与第一半导体通道的第二掺杂区相接触；电连接结构，与第二半导体通道的第四掺杂区相接触；介质层，位于位线与字线之间，且还位于字线远离半导体基底的一侧。本发明实施例有利于在半导体结构内实现存内计算，以提高半导体结构的工作效率和降低半导体结构的工作能耗。
半导体结构及其制造方法

[发明专利]半导体装置-CN202110034669.2在审
发明人：杨柏宇 -专利权人：联华电子股份有限公司
申请日： 2021-01-12 - 公布日： 2022-07-19 - 主分类号： H01L29/778 文献下载
摘要：本发明公开一种半导体装置，包括基底、半导体通道层、半导体阻障层、及栅极电极。半导体通道层设置于基底之上，半导体阻障层设置于半导体通道层之上，其中半导体阻障层的表面包括至少一凹槽。栅极电极设置于半导体阻障层之上，其中栅极电极包括主体部及重叠凹槽的至少一垂直延伸部。
半导体装置

[发明专利]半导体系统-CN201710762282.2有效
发明人：玄相娥;姜泰珍;金显承;张南圭;崔源锡;郑元敬;李承熏 -专利权人：爱思开海力士有限公司
申请日： 2017-08-30 - 公布日： 2021-04-13 - 主分类号： G11C7/10 文献下载
摘要：一种半导体系统可以包括：外部通道，包括CA(命令/地址)通道以及第一数据通道和第二数据通道；以及第一半导体芯片和第二半导体芯片，共同耦合到CA通道，耦合到第一数据通道和第二数据通道中的相应的不同数据通道，以及其中的每个半导体芯片包括耦合信息焊盘。第一值可以输入给第一半导体芯片和第二半导体芯片中的耦合到第一数据通道的一个半导体芯片的耦合信息焊盘，而第二值可以输入给耦合到第二数据通道的另一个半导体芯片的耦合信息焊盘。第一半导体芯片和第二半导体芯片中的每个半导体芯片使用施加给CA通道的CA信息和输入给对应的耦合信息焊盘的值来选择性地储存设置信息。
半导体系统

[发明专利]存储器结构及其制造方法-CN201610882995.8有效
发明人：胡志玮;叶腾豪 -专利权人：旺宏电子股份有限公司
申请日： 2016-10-10 - 公布日： 2019-11-29 - 主分类号： H01L27/11524 文献下载
摘要：存储器区段各包括存储器阵列区、存储器选择区、半导体栅电极、半导体通道、栅介电层、栅电极层与通道层。存储器选择区邻近存储器阵列区。半导体通道连接半导体栅电极。栅电极层与半导体通道位于存储器选择区中。栅电极层通过栅介电层分开自半导体通道。通道层与半导体栅电极位于存储器阵列区中。通道层通过栅介电层分开自半导体栅电极。
半导体通道栅电极存储器阵列区存储器选择半导体栅电极层栅介电层通道层存储器结构存储器区段邻近制造

[发明专利]半导体装置-CN202110096447.3在审
发明人：王培宇;王培勋 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-01-25 - 公布日： 2021-07-23 - 主分类号： H01L27/088 文献下载
摘要：本公开实施例提供一种半导体装置，半导体装置包括第一半导体带，自基板凸起；第二半导体带，自基板凸起；隔离材料，围绕第一半导体带与第二半导体带；纳米片结构，位于第一半导体带上，其中纳米片结构与第一半导体带隔有含栅极材料的第一栅极结构，其中第一栅极结构部分地围绕纳米片结构；以及第一半导体通道区与第二半导体通道区，位于第二半导体带上，其中第一半导体通道区与第二半导体通道区隔有含栅极材料的第二栅极结构，其中第二栅极结构延伸于第二半导体带的上表面上
半导体装置

[发明专利]一种半导体结构的制作方法及其结构-CN202210682040.3在审
发明人：刘佑铭;肖德元 -专利权人：长鑫存储技术有限公司
申请日： 2022-06-15 - 公布日： 2022-09-16 - 主分类号： H01L21/8242 文献下载
摘要：本公开实施例涉及半导体领域，提供一种半导体结构的制作方法及其结构，其中，半导体结构的制作方法包括：提供基底，基底包括沿第一方向和第二方向阵列排布的半导体通道，且相邻的半导体通道之间露出部分基底；形成隔离层，隔离层位于相邻的半导体通道之间，且隔离层的顶面低于半导体通道的顶面；形成位线，位线位于基底内，位线的顶面与半导体通道的底面接触连接；形成保护层，部分保护层位于沿第二方向排列的半导体通道之间的隔离层顶面，部分保护层位于沿第一方向排列的半导体通道之间的隔离层的顶面；形成字线，字线位于保护层与隔离层之间。至少可以在制作过程中保护半导体通道用于形成源极或者漏极的区域。
一种半导体结构制作方法及其

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条