专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果10026697个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体存储器件-CN202011246638.5在审
  • 薮内诚 - 瑞萨电子株式会社
  • 2020-11-10 - 2021-05-11 - G11C7/18
  • 本公开涉及一种半导体存储器件。随着半导体存储器件的小型化,布线的电阻和寄生电容变大,这阻止了半导体存储器件加速。在半导体存储器件中,该半导体器件具有:半导体衬底,该半导体衬底具有主表面;第一存储单元行,该第一存储单元行具有多个第一存储单元,该多个第一存储单元与平面图中的第一方向平行地被布置在主表面上;第一字线,该第一字线被连接至多个第一存储单元;第一字线驱动,该第一字线驱动器用于改变第一字线的电位;以及控制电路,该控制电路用于响应于时钟信号和地址信号经由第一预解码线,向第一字线驱动输出第一预解码信号;中继,该中继被插入在控制电路与第一字线驱动之间。
  • 半导体存储器器件
  • [发明专利]半导体存储器件-CN201611208652.X在审
  • 船木寿彦 - 瑞萨电子株式会社
  • 2016-12-23 - 2017-08-08 - G11C7/10
  • 一种堆栈存储,包括基础芯片;存储芯片,叠置在所述基础芯片上方;以及过孔,提供在基础芯片和存储芯片之间。基础芯片具有外部接口电路和迟写入控制电路。迟写入控制电路至少具有存储通过所述外部接口电路从外部提供的写入数据的寄存存储芯片具有存储单元阵列;和迟写入控制电路,迟写入控制电路至少具有存储通过所述第一过孔从上述寄存提供的写入数据的寄存
  • 半导体存储器器件
  • [发明专利]半导体存储器件-CN202010756097.4在审
  • 金熙中;安泰炫;李基硕;金根楠;黄有商 - 三星电子株式会社
  • 2020-07-31 - 2021-02-05 - H01L27/11551
  • 一种半导体存储器件包括:堆叠,包括垂直地堆叠在衬底上的多个单元层,每个单元层包括在第一方向上延伸的位线和在与第一方向交叉的第二方向上从位线延伸的半导体图案;栅电极,沿着垂直地堆叠的半导体图案中的每个;垂直绝缘层,在栅电极上;停止物层;以及数据存储元件,分别电连接到半导体图案中的每个。数据存储元件中的每个包括:第一电极,电连接到半导体图案中的相应半导体图案;在第一电极上的第二电极;以及电介质层,在第一电极与第二电极之间。停止物层在垂直绝缘层与第二电极之间。
  • 半导体存储器器件
  • [发明专利]半导体存储器件-CN201310039084.5有效
  • 金光淳;金根国 - 爱思开海力士有限公司
  • 2013-01-31 - 2017-09-08 - G11C11/4063
  • 一种半导体存储器件,包括第一核心区域和第二核心区域,沿着与主轴平行的第一参考线而布置,第一参考线连接输入焊盘和输出焊盘;第一单元块和第二单元块,沿着第一参考线设置在第一核心区域中;第三单元块和第四单元块,沿着第一参考线设置在第二核心区域中;以及重复,位于第三单元块和第四单元块之间,被配置成接收从第一单元块或第二单元块输出的数据,放大接收的数据和将放大的数据传送到第二全局输入/输出线。而且,由于针对有限数目的单元块在读取操作驱动重复,可以减少信号增益,由此减少整体功耗。
  • 半导体存储器器件
  • [发明专利]半导体存储器件-CN200610007300.8有效
  • 原浩太;菊竹阳 - 富士通株式会社
  • 2006-02-16 - 2007-04-25 - G11C11/401
  • 本发明公开了一种具有突发读操作功能的半导体存储器件,包括内部地址生成电路、存储核心和存储核心控制电路,其中在突发读操作中,内部地址生成电路将外部地址设置为初始值,从而顺序产生内部地址。存储核心具有多个存储单元并且响应于列选择信号的激活在突发读操作中顺序输出数据,所述数据是从对应于内部地址的存储单元读取的。在突发读操作中,存储核心控制电路中的列控制电路在外部控制信号的激活时段期间在某个时间段内重复激活列选择信号,并且与外部控制信号的去活同步地强制去活列选择信号。在突发读操作中,在从外部控制信号的去活开始经过了预定时间之后,存储核心控制电路中的操作状态控制电路去活操作状态控制信号。
  • 半导体存储器器件

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top