“半导体区”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1027500个，建议您升级VIP下载更多相关专利

[发明专利]高电压半导体器件中的结终端扩展的方法及系统-CN202110772499.8在审
发明人：苏巴什·斯里尼瓦·皮达帕蒂;安德鲁·爱德华兹;克利福德·德劳利;凯达尔·帕特尔 -专利权人：新时代电力系统有限公司
申请日： 2021-07-08 - 公布日： 2022-01-11 - 主分类号： H01L21/336 文献下载
摘要：一种用于制造半导体器件的方法，包括：提供半导体衬底；外延生长耦合至半导体衬底的第一半导体层；外延生长耦合至第一半导体层的第二半导体层，并且其中第二半导体层包括接触区和围绕所述接触区的终端区；在第二半导体层上形成掩膜层，其中掩膜层被图案化有与第二半导体层的终端区对准的锥化区；利用掩膜层将离子注入到第二半导体层的终端区中，以在第二半导体层的终端区中形成锥化结终端单元；以及在第二半导体层的接触区中形成接触结构。
电压半导体器件中的终端扩展方法系统

[发明专利]固体摄像器件以及电子设备-CN201710073089.8有效
发明人：城户英男;榎本贵幸;富樫秀晃 -专利权人：索尼公司
申请日： 2012-07-05 - 公布日： 2021-08-17 - 主分类号： H01L27/146 文献下载
摘要：其中，固体摄像器件包括：半导体基板，其包括接收入射光的第一表面和与所述第一表面相对的第二表面；光电二极管区，其形成在所述半导体基板中，所述光电二极管区包括：第一n型半导体区，第一p型半导体区，第二n型半导体区，第二p型半导体区；以及栅极，其在所述半导体基板中从所述第二表面沿深度方向延伸，其中，所述第一n型半导体区、所述第一p型半导体区、所述第二n型半导体区和所述第二p型半导体区从所述半导体基板的第二表面侧按此顺序在所述深度方向上设置
固体摄像器件以及电子设备

[发明专利]在衬底和/或鳍中包括器件隔离区的半导体器件-CN201710886543.1在审
发明人：郭大荣;朴起丙;吕京奂;李承宰;田炅烨;河承锡;玄尚镇 -专利权人：三星电子株式会社
申请日： 2017-09-27 - 公布日： 2018-04-03 - 主分类号： H01L27/088 文献下载
摘要：提供了半导体器件。一种半导体器件包括半导体衬底。半导体器件包括在半导体衬底中的第一源极/漏极区和第二源极/漏极区。此外，半导体器件包括在第一源极/漏极区与第二源极/漏极区之间在半导体衬底中的多层器件隔离区。多层器件隔离区包括凸出部分，该凸出部分远离半导体衬底凸出超过第一源极/漏极区和第二源极/漏极区的各自的最上表面。
衬底包括器件隔离半导体器件

[发明专利]开关器件和制造开关器件的方法-CN201710665659.2有效
发明人：黑川雄斗;山下侑佑;浦上泰 -专利权人：丰田自动车株式会社;株式会社电装
申请日： 2017-08-07 - 公布日： 2021-06-18 - 主分类号： H01L29/78 文献下载
摘要：开关器件包括半导体衬底；第一沟槽和第二沟槽；栅极绝缘层；和栅极电极。半导体衬底包括在延伸到第一沟槽和第二沟槽的底表面的区域中布置的第一导电类型的第一半导体区、第二导电类型的本体区、第一导电类型的第二半导体区、第二导电类型的第一底部半导体区和第二底部半导体区，以及从第一沟槽在从本体区的下端的深度到第一沟槽和第二沟槽的底表面的深度的深度范围内延伸以到达第二沟槽的第二导电类型的连接半导体区，所述连接半导体区接触所述第二半导体区，并且被连接到所述本体区以及所述第一底部半导体区和所述第二底部半导体区。
开关器件制造方法

[发明专利]半导体装置-CN200880128250.6有效
发明人：妹尾贤 -专利权人：丰田自动车株式会社
申请日： 2008-12-10 - 公布日： 2011-09-07 - 主分类号： H01L29/06 文献下载
摘要：在本说明书中，公开了一种耐压更高的半导体装置。本说明书中所公开的半导体装置具有：半导体元件区、外围耐压区、外围电极、绝缘膜及中间电极。在半导体元件区中形成有半导体元件。外围耐压区被形成在半导体元件区的周围，并由单一的导电性区域构成。半导体元件区和外围耐压区露出于半导体基板的一侧表面。外围电极沿着半导体基板的外周部而被形成在外围耐压区的表面上。外围电极与外围耐压区相导通。绝缘膜被形成在外围电极和半导体元件区之间的外围耐压区的表面上。中间电极被形成在绝缘膜上。中间电极的下面的绝缘膜厚度在外围电极一侧薄于半导体元件区一侧。
半导体装置

[发明专利]半导体晶片及其制造方法、以及半导体芯片-CN201110049434.7有效
发明人：吉泽和隆;江间泰示 -专利权人：富士通半导体股份有限公司
申请日： 2011-02-28 - 公布日： 2011-09-28 - 主分类号： H01L23/58 文献下载
摘要：本发明提供一种半导体晶片及其制造方法、以及半导体芯片，该半导体晶片包括：第一半导体芯片区，形成有一半导体元件；第二半导体芯片区，形成有一半导体元件；以及划片区，夹在第一半导体芯片区和第二半导体芯片区之间；其中：第一半导体芯片区包括第一金属环，该第一金属环环绕形成在第一半导体芯片区中的该半导体元件；第一金属环由多个金属层构成，多个金属层包括下侧金属层和叠置在该下侧金属层上方的上侧金属层，并且该上侧金属层以如下方式，即以第一半导体芯片区中的该上侧金属层的外部侧壁与该下侧金属层的外部侧壁齐平的方式或位于第一半导体芯片区的内部位置的方式，叠置在下侧金属层上方。
半导体晶片及其制造方法以及芯片

[发明专利]一种基于LIGBT的栅控型采样器件-CN201910062575.9有效
发明人：李泽宏;杨洋;彭鑫;赵一尚;程然;何云娇 -专利权人：电子科技大学
申请日： 2019-01-23 - 公布日： 2021-04-13 - 主分类号： H01L29/739 文献下载
摘要：本发明提供一种基于LIGBT的栅控型采样器件，第一导电类型半导体体区中具有第二导电类型半导体阴极区，第二导电类型半导体阴极区的右侧设置第一导电类型半导体阴极区，第一导电类型半导体阴极区的右侧依次设置第一个第二导电类型半导体掺杂区、与第一个第二导电类型半导体掺杂区紧邻的第一导电类型半导体掺杂区、和第一导电类型半导体掺杂区紧邻的第二个第二导电类型半导体掺杂区；第二导电类型半导体阴极区和第一导电类型半导体阴极区上表面具有第三金属电极
一种基于 ligbt 栅控型采样器件

[发明专利]用于降低SIC半导体器件的双极退化的方法和半导体器件-CN201610534208.0在审
发明人： J.P.康拉特;R.鲁普;H-J.舒尔策 -专利权人：英飞凌科技股份有限公司
申请日： 2016-07-08 - 公布日： 2017-01-18 - 主分类号： H01L21/04 文献下载
摘要：本发明涉及用于降低SIC半导体器件的双极退化的方法和半导体器件。公开了一种用于形成半导体器件的方法和一种半导体器件。方法包括在SiC半导体主体中通过引入非掺杂粒子到半导体主体中在第一半导体区中形成晶体缺陷；以及形成第二半导体区使得在第一半导体区与第二半导体区之间存在pn结。
用于降低 sic 半导体器件退化方法

[发明专利]半导体器件及其制造方法-CN201410232029.2有效
发明人：权兑勇;金相秀;梁正吉;崔正达 -专利权人：三星电子株式会社
申请日： 2014-05-28 - 公布日： 2019-04-23 - 主分类号： H01L27/02 文献下载
摘要：本发明公开了一种半导体器件，其包括衬底、化合物半导体层和第一半导体图案和第二半导体图案。衬底包括第一区和第二区。第一半导体图案位于第一区的化合物半导体层上，并包括元素半导体。第二半导体图案位于第二区的化合物半导体层上，并包括III‑V族半导体材料。
半导体器件及其制造方法

[发明专利]半导体晶体管-CN200910137570.4无效
发明人：吴国成 -专利权人：吴国成
申请日： 2009-05-14 - 公布日： 2010-06-09 - 主分类号： H01L29/73 文献下载
摘要：本发明有关于一种半导体晶体管组件，其包括一个或多个导电基极区、第一半导体能阻区、第二半导体能阻区、导电射极区及导电集极区。第一半导体能阻区或第二半导体能阻区的尺寸小于100第一肖特基能阻接合形成于第一半导体能阻区与导电基极区的界面。第二肖特基能阻接合形成于第二半导体能阻区与导电基极区的界面。第三肖特基能阻接合形成于导电射极区与第一半导体能阻区的界面。第四肖特基能阻接合形成于导电集极区与第二半导体能阻区的界面。
半导体晶体管

[发明专利]半导体器件及其形成方法-CN201810970564.6有效
发明人：黄玉莲;余德伟 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-08-24 - 公布日： 2021-12-24 - 主分类号： H01L21/336 文献下载
摘要：一种形成半导体器件的方法包括蚀刻半导体材料的位于隔离区之间的部分以形成沟槽，形成在沟槽的底面和侧壁上延伸的半导体晶种层，回蚀刻第一半导体晶种层直到半导体晶种层的顶面低于隔离区的顶面，实施选择性外延以从半导体晶种层生长半导体区，以及在半导体区上方形成额外的半导体区以填充沟槽。本发明还提供另一种形成半导体器件的方法和一种半导体器件。
半导体器件及其形成方法

[发明专利]半导体器件及其制造方法-CN202010166766.2在审
发明人： A·马哈茂德;R·魏斯;A·维尔梅罗特 -专利权人：英飞凌科技德累斯顿公司
申请日： 2020-03-11 - 公布日： 2020-09-22 - 主分类号： H01L29/06 文献下载
摘要：公开了一种半导体器件，其包括具有第一掺杂类型的多个第一半导体层(110)和与第一掺杂类型互补的第二掺杂类型的多个第二半导体层(120)的层堆叠体。半导体器件还包括：邻接多个第一半导体层(110)的第一半导体器件(M1)的第一半导体区(15)；第一半导体器件(M1)的至少一个第二半导体区(14)，其中至少一个第二半导体区(14)中的每个邻接多个第二半导体层(120)中的至少一个，并且与第一半导体区(15)间隔开；以及第三半导体层(130)，其邻接层堆叠体(110，120)以及第一半导体区(15)和至少一个第二半导体区(14)中的每个，其中第三半导体层(130)包括在第一方向(x)上布置在第一半导体区(15)和至少一个第二半导体区(14)之间的第一区域(131)。半导体器件还包括从第三半导体层(130)的第一表面(101)延伸到第一区域(131)中的第一或第二掺杂类型的第三半导体区(140，142)。
半导体器件及其制造方法

[发明专利]半导体装置的制造方法-CN200710122884.8有效
发明人：林哲也;星正胜;下井田良雄;田中秀明;山上滋春 -专利权人：日产自动车株式会社
申请日： 2007-07-06 - 公布日： 2008-01-09 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种半导体装置的制造方法。制备由半导体材料制成的半导体衬底，并在半导体衬底上形成异质半导体区，以在异质半导体区和半导体衬底之间的界面处形成异质结。异质半导体区由带隙与该半导体材料的带隙不同的半导体材料制成，异质半导体区的一部分包括膜厚薄于异质半导体区的其它部分的膜厚的膜厚控制部分。通过以等于膜厚控制部分的膜厚的厚度氧化异质半导体区，形成与异质结相邻的栅绝缘膜。在栅绝缘膜上形成栅电极。这使得可以制造包括具有较低的导通电阻以及较高的绝缘特性和可靠性的栅绝缘膜的半导体装置。
半导体装置制造方法

[发明专利]超结半导体器件及其制造方法-CN201510889366.3在审
发明人：童亮 -专利权人：矽力杰半导体技术(杭州)有限公司
申请日： 2015-12-04 - 公布日： 2016-04-13 - 主分类号： H01L21/336 文献下载
摘要：公开了超结半导体器件及其制造方法。该超结半导体器件包括：半导体衬底；位于半导体衬底上的堆叠的多个第一外延半导体层；分别位于多个第一外延半导体层中的多个第二外延半导体层；位于最顶部的第一外延半导体层中的体区；位于体区中的源区；以及位于体区上方的栅极叠层，栅极叠层至少位于在源区和最顶部的第二外延半导体层之间的区域，包括栅极电介质和栅极导体，栅极电介质夹在栅极导体和体区之间，其中，多个第二外延半导体层分别填充多个第一外延半导体层中的沟槽，并且彼此连接成半导体柱作为电荷补偿区该方法通过改进电荷补偿区的制造工艺实现简化制造工艺和改善电性能。
半导体器件及其制造方法

[发明专利]半导体器件和用于制造多个半导体器件的方法-CN202211293587.0在审
发明人： G·马克;M·布兰德尔;B·德鲁默 -专利权人：英飞凌科技股份有限公司
申请日： 2022-10-21 - 公布日： 2023-04-25 - 主分类号： B81B7/00 文献下载
摘要：本发明涉及一种半导体器件。半导体器件包括：有源区；和俘获区，相对于有源区定位在周边，俘获区具有允许颗粒通过的俘获孔，俘获孔与用于俘获颗粒的至少一个俘获腔室流体连通。本发明还涉及一种用于从一个半导体晶片制造多个半导体器件的方法，该半导体晶片具有要沿切单部分线被单个化的多个半导体器件区。该方法可以包括：在每个半导体器件区中，通过在有源区中制作或应用至少一种有源元件、制作至少一个俘获腔室、并在在比有源区更周边定位的半导体器件区的俘获区中制作与至少一个俘获腔室流体连通的俘获孔，来制作半导体前体；并且通过沿切单部分线分离半导体器件前体来对半导体器件区进行单片化，从而获得多个半导体器件。
半导体器件用于制造方法