“化掩膜 ”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果3226159个，建议您升级VIP下载更多相关专利

[发明专利]图形化掩膜层及其形成方法、存储器及其形成方法-CN201910496522.8在审
发明人：周震 -专利权人：长鑫存储技术有限公司
申请日： 2019-06-10 - 公布日： 2020-12-11 - 主分类号： H01L21/027 文献下载
摘要：一种图形化掩膜层及其形成方法，一种存储器及其形成方法，所述图形化掩膜层的形成方法包括：形成掩膜材料层；对所述掩膜材料层进行图形化，形成具有若干阵列分布的子掩膜图形的子掩膜层；去除位于所述子掩膜层边缘区域内的子掩膜图形；在剩余的各个所述子掩膜图形侧壁表面形成侧墙，以形成所述图形化掩膜层。上述方法降低了图形化掩膜层的形成难度。
图形化掩膜层及其形成方法存储器

[发明专利]一种半导体器件的制造方法-CN201710448941.5在审
发明人：常荣耀;王彦 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2017-06-14 - 公布日： 2018-12-25 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种半导体器件的制造方法，包括：提供半导体衬底；在所述半导体衬底上形成图案化的硬掩膜层，所述图案化的硬掩膜层具有若干间隔设置的硬掩膜图案；形成覆盖半导体衬底和图案化的硬掩膜层的覆盖层；形成图案化的掩膜层，所述掩膜层覆盖相邻所述硬掩膜图案之间的覆盖层；以图案化的掩膜层为掩膜执行刻蚀，以去除预定深度的半导体衬底；去除图案化的掩膜层和覆盖层；以图案化的硬掩膜层为掩膜刻蚀半导体衬底，以形成凹字形的双鳍片结构；去除图案化的硬掩膜层。
图案化硬掩膜层衬底掩膜层半导体器件半导体覆盖层去除硬掩膜图案掩膜多沟道场效应晶体管制造刻蚀半导体间隔设置鳍片结构凹字形覆盖刻蚀鳍片

[发明专利]一种纳米级图形化衬底的制造方法-CN201210533172.6有效
发明人：毕少强 -专利权人：映瑞光电科技（上海）有限公司
申请日： 2012-12-11 - 公布日： 2013-03-20 - 主分类号： H01L33/00 文献下载
摘要：本发明提供一种纳米级图形化衬底的制造方法，包括：提供衬底，在所述衬底上形成掩膜层；在掩膜层上旋涂或喷洒金属纳米颗粒，掩膜层的比热容大于金属纳米颗粒的比热容，金属纳米颗粒的熔点大于掩膜层的熔点；利用激光照射金属纳米颗粒，使金属纳米颗粒的温度达到所述掩膜层的熔点，以形成图形化的掩膜层；去除金属纳米颗粒；以所述图形化的掩膜层作为掩膜刻蚀所述衬底；去除所述图形化的掩膜层，形成纳米级图形化衬底。该方法利用激光对掩膜层上的金属纳米颗粒进行升温，使金属纳米颗粒的温度达到掩膜层的熔点，从而熔化与金属纳米颗粒接触的掩膜层，达到图形化掩膜层的目的，进而利用掩膜层图形化衬底。
一种纳米图形衬底制造方法

[发明专利]半导体器件及其制造方法-CN202210927471.1在审
发明人：刘选军;谢岩 -专利权人：武汉新芯集成电路制造有限公司
申请日： 2022-08-03 - 公布日： 2022-09-30 - 主分类号： H01L21/033 文献下载
摘要：本发明提供一种半导体器件及其制造方法，通过形成图形化的第一掩膜层于基底上，图形化的第一掩膜层中形成有暴露基底表面的第一开口；填充第二掩膜层于第一开口中；形成图形化的第三掩膜层于图形化的第一掩膜层和第二掩膜层上，图形化的第三掩膜层中形成有同时暴露出部分图形化的第一掩膜层和部分第二掩膜层的第二开口；刻蚀去除第二开口暴露出的图形化的第一掩膜层或第二掩膜层，以形成暴露基底表面的第三开口；填充第四掩膜层于第三开口中；去除图形化的第一掩膜层和第二掩膜层；以第四掩膜层为掩膜图形化基底形成目标图形。
半导体器件及其制造方法

[发明专利]用以形成柱掩膜元件的多重图案化制程-CN201710770107.8有效
发明人： S·帕尔;G·洛布;A·克兰西 -专利权人：格芯(美国)集成电路科技有限公司
申请日： 2017-08-31 - 公布日： 2021-06-29 - 主分类号： H01L21/033 文献下载
摘要：本发明涉及用以形成柱掩膜元件的多重图案化制程，其中，一种方法包括在处理层上方形成硬掩膜层堆叠。该堆叠包括第一、第二及第三硬掩膜层。图案化该第三硬掩膜层，以在其中定义第一掩膜元件并暴露该第二硬掩膜层的部分。图案化该第二硬掩膜层，以在其中定义位于该第一掩膜元件下方的第二掩膜元件，以及第三掩膜元件，且暴露该第一硬掩膜层的部分。图案化该第一硬掩膜层，以在其中定义位于该第二掩膜元件下方的第四掩膜元件、位于该第三掩膜元件下方的第五掩膜元件，以及第六掩膜元件，并暴露该处理层的部分。蚀刻该处理层，以移除未被该第一硬掩膜层覆盖的该处理层的部分。
用以形成柱掩膜元件多重图案化制程

[发明专利]无定形碳处理方法及采用无定形碳作为硬掩膜的刻蚀方法-CN201110296996.1有效
发明人：邓浩;张彬 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2011-09-27 - 公布日： 2013-04-03 - 主分类号： H01L21/3105 文献下载
摘要：一种作为硬掩膜的无定形碳的处理方法，包括：提供硬掩膜层，材质为无定形碳；图案化硬掩膜层；对图案化硬掩膜层进行硼离子注入。本发明还一种采用无定形碳作为硬掩膜的刻蚀方法，包括：提供半导体衬底，其上形成有对准标记及衬底图案，且最上层为待刻蚀层；在待刻蚀层上淀积硬掩膜层，硬掩膜层材质为无定形碳；通过无定形碳探测对准标记，使得掩膜版上的图案和衬底图案对准；图案化硬掩膜层；对图案化硬掩膜层进行硼离子注入，形成新的图案化硬掩膜层；以新的图案化硬掩膜层为掩膜，刻蚀待刻蚀层。采用本发明的技术方案，可以克服现有的采用无定形碳作为硬掩膜进行刻蚀时，掺硼剂量范围有限及去除该硬掩膜层时工艺要求较高的问题。
无定形碳处理方法采用作为硬掩膜刻蚀

[发明专利]半导体结构及其形成方法-CN201911259681.2在审
发明人：王楠 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2019-12-10 - 公布日： 2021-06-11 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底，基底上形成有待图形化材料层以及覆盖待图形化材料层的掩膜材料层，待图形化材料层用于形成目标图形；在掩膜材料层上形成核心层；在核心层的侧壁形成掩膜侧墙；对部分掩膜侧墙进行刻蚀处理，以去除核心层的任一侧壁的部分掩膜侧墙，露出核心层的部分侧壁；对部分所述掩膜侧墙进行刻蚀处理后，以剩余的核心层和掩膜侧墙为掩膜图形化掩膜材料层，形成掩膜层；以掩膜层为掩膜，图形化待图形化材料层，形成目标图形本发明通过刻蚀的方式去除核心层的任一侧壁的部分掩膜侧墙，因此，掩膜侧墙和核心层的拐角处的形貌质量较好，这有利于提高目标图形的质量，从而提高半导体结构的性能。
半导体结构及其形成方法

[发明专利]掩膜层的刻蚀方法、刻蚀装置及层间介质层的刻蚀方法-CN201110391678.3有效
发明人：凯文皮尔斯 -专利权人：中微半导体设备（上海）有限公司
申请日： 2011-11-30 - 公布日： 2012-07-04 - 主分类号： H01L21/033 文献下载
摘要：一种掩膜层的刻蚀方法，该掩膜层至少包括中间掩膜层与有机物掩膜层；该掩膜层采用等离子体干法刻蚀，刻蚀过程中施加等离子射频激励电压以产生等离子体；所述掩膜层的刻蚀包括步骤：首先以图形化的光刻胶层为掩膜刻蚀下方的中间掩膜层，形成图形化的中间掩膜层；接着施加脉冲式偏置射频电压并以图形化的中间掩膜层为掩膜刻蚀下方的有机物掩膜层，形成图形化的有机物掩膜层；其中等离子射频激励电压的频率高于所述脉冲式偏置射频电压的频率。本发明还提供了掩膜层的刻蚀装置及层间介质层的刻蚀方法。采用本发明提供的技术方案，实现条件简单且成本低。
掩膜层刻蚀方法装置介质

[发明专利]一种半导体器件的制造方法-CN201310077551.3在审
发明人：周鸣 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-03-11 - 公布日： 2014-09-17 - 主分类号： H01L21/033 文献下载
摘要：所述方法包括：步骤S101.在待刻蚀膜层上形成包括第一部分掩膜图案的图形化的第一硬掩膜层；步骤S102.在所述第一部分掩膜图案之间形成包括第二部分掩膜图案的图形化的第二硬掩膜层。该方法通过先形成包括第一部分掩膜图案的图形化的第一硬掩膜层，再在第一掩膜图案之间形成包括第二部分掩膜的图形化的第二硬掩膜层的方式，形成了包括图形化的第一硬掩膜层和图形化的第二硬掩膜层的用于刻蚀待刻蚀膜层的掩膜；相对于现有技术中的其他双重图形技术，可以形成更好的掩膜图案形貌，提高半导体器件的良率。
一种半导体器件制造方法

[发明专利]对光学镀膜基片进行金属化掩膜的方法-CN202111563550.0在审
发明人：张贻海;张秀明;李剑;王丽娟;孟凡华 -专利权人：唐山斯腾光电科技有限公司
申请日： 2021-12-20 - 公布日： 2022-03-25 - 主分类号： C23C14/04 文献下载
摘要：本发明提供一种对光学镀膜进行金属化掩膜的方法，包括：根据金属化掩膜的图案制作掩膜框架，根据掩膜框架的窗口形状制作窗口封片，窗口封片与掩膜框架能够无缝对接，形成与金属化掩膜光学镀膜基片截面积相同的平面；将掩膜框架与光学镀膜对齐贴合，在掩膜框架的窗口涂抹胶水；将窗口封片嵌入掩膜框架的窗口，通过胶水将窗口封片固定在光学镀膜，进行烘干定型；在形成的光学镀膜上整体镀金属膜；用纯水洗去胶水，使窗口封片脱落，得到金属化掩膜光学镀膜。本发明得到的金属化掩膜光学镀膜基片中光学膜和金属膜界限清晰，并且该方法的工艺简单、成本低、环保，整个工艺过程不需要化学试剂，适合批量生产。
光学镀膜进行金属化方法

[发明专利]形成孔的方法-CN201210122591.0有效
发明人：王新鹏 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2012-04-24 - 公布日： 2013-10-30 - 主分类号： H01L21/768 文献下载
摘要：一种形成孔的方法，包括：提供基底，在所述基底上形成有介质层；在所述介质层上形成第一图形化的掩膜层和第二图形化的掩膜层，所述第一图形化的掩膜层和第二图形化的掩膜层共同形成的图形定义出孔的位置，其中，所述第一图形化的掩膜层沿列方向定义孔的位置，所述第二图形化的掩膜层沿行方向定义孔的位置；以所述第一图形化的掩膜层和第二图形化的掩膜层为掩膜，干法刻蚀所述介质层形成孔。
形成方法

[发明专利]图案化方法和半导体结构的制造方法-CN202310670869.6在审
发明人：王晋;黄峰;郝玮倩;万星星;高晋文;郭佳惠 -专利权人：润芯感知科技（南昌）有限公司
申请日： 2023-06-08 - 公布日： 2023-07-07 - 主分类号： H01L21/027 文献下载
摘要：一种图案化方法和半导体结构的制造方法，所述图案化方法包括：在衬底基板上形成第一掩膜材料层和第二掩膜材料层；移除第二掩膜材料层的一部分，以形成第二掩膜层；移除第一掩膜材料层的一部分，以形成第一掩膜层，并在第一掩膜层的侧边在第二掩膜层的屋檐部与衬底基板之间形成初始底切结构；对第二掩膜层进行坍塌处理，使得第二掩膜层的屋檐部朝向衬底基板坍塌，第一掩膜层和坍塌的第二掩膜层构成掩膜结构；在衬底基板的部分和掩膜结构上形成材料层；进行剥离工艺，移除掩膜结构以及材料层的位于掩膜结构上的部分，并形成具有目标图案的图案化的材料层。使用本公开的图案化方法可使得所形成的图案化的材料层具有精度较高的图案和尺寸。
图案方法半导体结构制造

[发明专利]一种基于Cr/Cu双层金属掩膜的硅湿法刻蚀方法-CN202110670761.8在审
发明人：邓元;严跃冬;张玮峰;华小社;梁立兴 -专利权人：北京航空航天大学杭州创新研究院
申请日： 2021-06-17 - 公布日： 2021-09-21 - 主分类号： H01L21/308 文献下载
摘要：本发明公开了一种基于Cr/Cu双层金属掩膜的硅湿法刻蚀方法，属于半导体微纳米制造技术领域。本发明包括：采用溅射方法在硅片表面相继沉积Cr掩膜和Cu掩膜；通过光刻法在Cu掩膜上形成图案化的光刻胶；用第一刻蚀液体刻蚀Cu掩膜得到图案化的Cu掩膜；去除图案化的光刻胶；以图案化的Cu掩膜为掩膜，用第二刻蚀液体刻蚀Cr掩膜，得到图案化的Cr/Cu双层金属掩膜；用第三刻蚀液体刻蚀硅片；分别用第一刻蚀液体和第二刻蚀液体去除图案化的Cu掩膜和Cr掩膜。
一种基于 cr cu 双层金属湿法刻蚀方法

[发明专利]掩膜结构及其形成方法-CN202310730122.5在审
发明人：陈坤;唐星 -专利权人：长鑫存储技术有限公司
申请日： 2023-06-16 - 公布日： 2023-09-05 - 主分类号： G03F1/70 文献下载
摘要：本公开是关于半导体技术领域，涉及一种掩膜结构及其形成方法，该形成方法包括：形成依次层叠分布的待图案化膜层、第一掩膜层、遮光层以及第一光阻层；在第一光阻层内形成第一显影区；在第一显影区对遮光层进行蚀刻，以形成露出第一掩膜层的第一掩膜图案；对第一掩膜图案内暴露出的第一掩膜层进行蚀刻，以形成多个间隔分布的第二掩膜图案；以第二掩膜图案为掩膜对待图案化膜层进行蚀刻，以形成目标掩膜图案，第一掩膜层与待图案化膜层的蚀刻选择比大于遮光层与待图案化膜层的蚀刻选择比本公开的形成方法可提高掩膜图案的分辨率。
膜结构及其形成方法

[发明专利]半导体器件的形成方法-CN201610067374.4有效
发明人：高超;江红;张永福;王哲献;李冰寒 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2016-01-29 - 公布日： 2019-01-04 - 主分类号： H01L21/28 文献下载
摘要：一种半导体器件的形成方法，包括：在存储栅极膜表面、第一栅极侧墙表面、以及暴露出的隔离区表面形成图形化掩膜层，所述图形化掩膜层还位于第一隔离区的逻辑栅极膜整个顶部和侧壁表面；以图形化掩膜层为掩膜，刻蚀逻辑区的逻辑栅极膜直至暴露出逻辑区基底表面，形成逻辑栅极结构，且在形成逻辑栅极结构后，位于第一隔离区的逻辑栅极膜为支撑栅结构；接着，去除图形化掩膜层。本发明中，第一隔离区的图形化掩膜层受到支撑栅结构的支撑作用，因此在去除图形化掩膜层的过程中，第一隔离区的图形化掩膜层被逐渐消耗，而不会发生第一隔离区的图形化掩膜层倒塌的问题，避免倒塌的图形化掩膜层对半导体器件的良率造成不良影响
半导体器件形成方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条