[发明专利]半导体集成电路及其制造方法

摘要

把本来所需金属布线层的层数不同的多个宏单元混合配置到同一LSI芯片上，抑制布线电阻的增大，从而抑制电压降和布线延迟的增大。在LSI衬底上形成的N(N≥3)层以上布线层的多种宏单元之内的至少一个宏单元，具备由第(N-2)布线层形成的布线图形，有第(N-1)布线层的第(N-1)层布线图形和第(N-1)层布线接触图形，与第(N-1)层布线图形相同的第N层布线图形和与第(N-1)层布线接触图形相同的第N层布线接触图形。

主权项

1、一种半导体集成电路，具备：在半导体衬底上边形成的第1宏单元，上述第1宏单元具有从最上层布线层开始分别由金属布线层构成的3层布线层，从最上层布线层开始按顺序分别称为第N布线层、第(N-1)布线层和第(N-2)布线层；和在同一半导体衬底上边形成，具有从最上层布线层开始与上述第1宏单元相同的3层布线层的第2宏单元，其特征是，上述第1宏单元和上述第2宏单元本来所需的金属布线层彼此不同，上述第1宏单元和上述第2宏单元的最上层布线层具有相同的厚度并且用同一布线层形成，上述第2宏单元具备：由第(N-2)布线层形成的第(N-2)层布线图形；由上述第(N-1)布线层形成的第(N-1)层布线接触图形；由第N布线层形成的第N层布线图形；由上述第N布线层形成，与上述第(N-1)层布线接触图形具有相同的图形的第N层布线接触图形；把上述第(N-1)层布线接触图形连接到上述第(N-2)层布线图形上的第1接触塞；以及把上述第N层布线接触图形连接到上述第(N-1)层布线接触图形上的第2接触塞。