[发明专利]闪存器件及其制造方法在审
| 申请号： | 202211217904.0 | 申请日： | 2022-09-30 |
| 公开（公告）号： | CN115623780A | 公开（公告）日： | 2023-01-17 |
| 发明（设计）人： | 刘丽媛;陶骞 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H10B41/10 | 分类号： | H10B41/10;H10B41/20;H10B41/35;H10B41/41 |
| 代理公司： | 上海思捷知识产权代理有限公司 31295 | 代理人： | 许静 |
| 地址： | 201314*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种闪存器件及其制造方法，在衬底的存储单元区的表面形成有多个分离的浮栅结构，所述浮栅结构包括形成于衬底表面的浮栅及垂直堆叠于所述浮栅上的第一硬掩膜层和第二硬掩膜层；进行第一刻蚀工艺，刻蚀所述第二硬掩膜层，以减小所述第二硬掩膜层的侧壁与所述第一硬掩膜层的表面之间的倾斜角度；以及，进行第二刻蚀工艺，刻蚀所述浮栅结构，以减小所述浮栅结构的侧壁与所述衬底的表面之间的倾斜角度。本发明通过减小浮栅结构的侧壁与衬底表面之间的倾斜角度改善了闪存器件中浮栅的形貌，使所述浮栅的垂直于所述隔离沟槽延伸方向的截面呈梯形，从而提高后续工艺的工艺窗口，提高闪存器件的性能和良率。 | ||
| 搜索关键词： | 闪存 器件 及其 制造 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202211217904.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种题目推荐系统和方法
- 下一篇：平台支脚和承载装置
- 同类专利
- 存储器阵列及形成存储器阵列的方法-201911038077.7
- 金昌汉;G·卡尔内瓦莱 - 美光科技公司
- 2019-10-29 - 2023-10-24 - H10B41/10
- 本申请案涉及存储器阵列及形成存储器阵列的方法。一些实施例包含一种存储器阵列，其具有交替绝缘层与字线层的垂直堆叠。通道材料沿所述堆叠延伸。导电片段是沿所述字线层。所述导电片段中的每一者沿横截面具有与彼此成相对关系的第一及第二端。所述导电片段包含栅极及邻近所述栅极的字线。所述字线涵盖所述第二端，且所述栅极具有涵盖所述第一端的经修圆(例如基本上抛物线型)鼻状部。一些实施例包含形成集成组合件的方法。
- 半导体存储器装置和半导体存储器装置的制造方法-202211562961.2
- 廉孝燮 - 爱思开海力士有限公司
- 2022-12-07 - 2023-10-20 - H10B41/10
- 提供了一种半导体存储器装置和半导体存储器装置的制造方法。所述半导体存储器装置包括在半导体基板上方彼此间隔开的第一源极结构和第二源极结构、在所述第一源极结构和所述第二源极结构之间的填充图案、与所述第一源极结构交叠的存储器单元阵列、以及穿透所述第二源极结构并连接到所述半导体基板的放电接触部。
- 包括自对准漏极选择层级隔离结构的三维存储器器件及其制造方法-202280016054.X
- 藤村信行;清水悟;森山拓海 - 桑迪士克科技有限责任公司
- 2022-01-18 - 2023-10-13 - H10B41/10
- 在衬底上方形成绝缘层和间隔物材料层的交替堆叠。穿过该交替堆叠形成存储器开口填充结构的多个阵列。形成多个介电板，该多个介电板侧向地包围存储器开口填充结构的相应阵列。在存储器开口填充结构的阵列的相应相邻对之间形成穿过该介电板的相邻对之间的间隙进入位于该交替堆叠内的层的子组中的自对准漏极选择层级隔离结构。从该间隔物材料层的已划分子组中提供漏极侧选择栅极电极。
- 具有偏心或反向倾斜阶梯区域的三维存储器器件及其形成方法-202280016893.1
- 田中宏幸;小川裕之 - 桑迪士克科技有限责任公司
- 2022-01-11 - 2023-10-13 - H10B41/10
- 公开了一种三维存储器器件，该三维存储器器件包括绝缘层和导电层的交替堆叠；和存储器堆叠结构，该存储器堆叠结构竖直延伸穿过该交替堆叠中的相应一者，并且位于第一存储器阵列区域和第二存储器阵列区域内。包含下部阶梯和上部阶梯的阵列间区域位于该第一存储器阵列区域和该第二存储器阵列区域之间。该第一存储器阵列区域可具有比该第二存储器阵列区域更大的长度，或该下部阶梯通常可沿与该上部阶梯相反的方向上升。
- 具有增强浮置栅极的闪速存储器结构及其形成方法-201910537987.3
- 黄宏书;刘铭棋 - 台湾积体电路制造股份有限公司
- 2019-06-20 - 2023-10-13 - H10B41/10
- 在一些实施例中，本公开涉及闪速存储器结构。闪速存储器结构具有设置在衬底内的源极区和漏极区。选择栅极在衬底上方设置在源极区和漏极区之间，并且浮置栅极在衬底上方设置在选择栅极和源极区之间。控制栅极设置在浮置栅极上方。浮置栅极的侧壁限定从浮置栅极的下表面向下延伸的突出物以限定浮置栅极底部内的凹槽。本发明的实施例还提供了闪速存储器结构的形成方法。
- 非易失性存储器装置及其制造方法-202010223228.2
- 陈俊澔;钟维光 - 华邦电子股份有限公司
- 2020-03-26 - 2023-10-10 - H10B41/10
- 本发明提供一种非易失性存储器装置及其制造方法。非易失性存储器装置包括基板及形成于基板上的多个第一栅极结构及多个第二栅极结构。基板包括位于阵列区的中心区域及位于中心区域外的相对两侧的两个边缘区域。第一栅极结构位于中心区域中，且第二栅极结构位于边缘区域的其中一者中。各第一栅极结构具有第一宽度，各第二栅极结构具有小于第一宽度的第二宽度。第一栅极结构之间具有一第一间距，且第二栅极结构之间具有大于第一间距的第二间距。本发明能够改善存储器装置的良率、可靠度、耐久性及操作一致性。
- 竖向延伸存储器单元串的阵列及用于形成竖向延伸存储器单元串的阵列的方法-201910844251.0
- J·D·霍普金斯;G·A·哈勒;T·J·约翰;A·A·汉德卡;C·拉森;K·舍罗特瑞 - 美光科技公司
- 2019-09-06 - 2023-09-19 - H10B41/10
- 本申请案涉及竖向延伸存储器单元串的阵列及用于形成竖向延伸存储器单元串的阵列的方法。一种用于形成竖向延伸存储器单元串的阵列的方法包括形成包括垂直交替绝缘层及字线层的堆叠。堆叠包括堆叠的第一层与第二层之间的蚀刻停止层。蚀刻停止层具有与绝缘层及字线层的组合物不同的组合物。进行到蚀刻停止层上方的绝缘层及字线层中直到蚀刻停止层的蚀刻，以形成具有包括蚀刻停止层的个别基底的沟道开口。穿透蚀刻停止层以使沟道开口中的个别者延伸穿过蚀刻停止层。在使个别沟道开口延伸穿过蚀刻停止层之后，进行到蚀刻停止层下方的绝缘层及字线层中且穿过绝缘层及字线层的蚀刻，以使个别沟道开口更深地延伸到蚀刻停止层下方的堆叠中。
- 三维半导体存储器件-201910216648.5
- 徐晟准;罗炫锡;李熙重;周兴辰 - 三星电子株式会社
- 2019-03-21 - 2023-09-12 - H10B41/10
- 提供了一种三维半导体存储器件，可以包括具有单元阵列区域、外围电路区域以及位于所述单元阵列区域与所述外围电路区域之间的连接区域的衬底。所述存储器件可以包括：从所述单元阵列区域朝向所述连接区域延伸并且包括堆叠在所述衬底上的多个电极的电极结构；位于所述电极结构与所述衬底之间并且包括位于所述单元阵列区域上的第一部分和位于所述连接区域上的第二部分的水平栅极电介质层，所述第二部分在垂直方向上比所述第一部分厚；位于所述单元阵列区域上并且穿透所述电极结构以及所述水平栅极电介质层的所述第一部分的第一垂直沟道结构；以及位于所述连接区域上并且穿透所述电极结构以及所述水平栅极电介质层的所述第二部分的第二垂直沟道结构。
- 具有横向耦合结构和单层栅极的非易失性存储器件-201811564732.8
- 崔光一 - 爱思开海力士系统集成电路有限公司
- 2018-12-20 - 2023-09-12 - H10B41/10
- 本申请公开具有横向耦合结构和单层栅极的非易失性存储器件。一种非易失性存储器件包括多个单位单元。多个单位单元中的每一个都包括：第一有源区，其被设置在衬底中沿第一方向延伸；浮置栅极，其沿第二方向延伸以跨越第一有源区；第一选择栅极，其被设置为与浮置栅极的第一侧表面相邻以跨越第一有源区；第二选择栅极，其被设置为与浮置栅极的与第一选择栅极相背离的第二侧表面相邻以跨越第一有源区；第一介电层，其被设置在浮置栅极和第一选择栅极之间；以及第二电介层，其被设置在浮置栅极和第二选择栅极之间。
- 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法-202310026299.7
- J·D·霍普金斯;J·D·格林利 - 美光科技公司
- 2023-01-09 - 2023-08-18 - H10B41/10
- 本申请涉及包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法。一种用于形成包括存储器单元串的存储器阵列的方法包括在衬底上形成包括导体材料的导体层级。在所述导体层级正上方形成个别地包括竖直堆叠的横向间隔开的存储器块区，所述竖直堆叠包括交替的第一层级和第二层级。沟道材料串延伸穿过所述第一层级和所述第二层级。横向跨越所述存储器块区中的个别者在所述导体层级正上方形成空隙空间。所述空隙空间包括暴露的含硅表面。在所述暴露的含硅表面上且从其选择性地沉积导电掺杂硅。所述导电掺杂硅直接电耦合到所述沟道材料串的沟道材料，且直接电耦合到所述导体层级的所述导体材料，且将所述沟道材料串直接电耦合到所述导体层级的所述导体材料。公开了其它实施例，包含独立于方法的结构。
- 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法-202310025817.3
- J·D·霍普金斯;J·D·格林利 - 美光科技公司
- 2023-01-09 - 2023-08-18 - H10B41/10
- 本申请涉及包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法。一种用于形成包括存储器单元串的存储器阵列的方法包括形成其中具有沟道材料串的堆叠，所述堆叠包括竖直交替的绝缘层级及导电层级。壁形成于在所述沟道材料串正上方的绝缘材料上方。空隙空间横向地在紧邻的所述壁之间且包括待形成的个别数字线的纵向轮廓。间隔开口在所述空隙空间正下方的所述绝缘材料中。相对于所述壁，导电金属氮化物选择性地沉积于所述空隙空间中、所述间隔开口中，及横向地在所述壁与所述间隔开口之间的所述绝缘材料顶上，以形成横向地在所述紧邻的壁之间的所述个别数字线的下部部分。个别所述间隔开口中的所述导电金属氮化物直接电耦合到个别所述沟道材料串。导电材料形成于所述空隙空间正上方且直接电耦合到所述个别数字线的所述下部部分以形成其上部部分。本文公开了其它实施例，包含独立于方法的结构。
- 一种堆叠电容、闪存器件及其制造方法-202010224926.4
- 田志;李娟娟;邵华;陈昊瑜 - 上海华力微电子有限公司
- 2020-03-26 - 2023-08-15 - H10B41/10
- 本发明提供了一种堆叠电容、闪存器件及其制造方法。本发明所提供的闪存器件中的堆叠电容具有存储晶体管的结构，至少包括衬底以及沿衬底高度方向由低到高依次堆叠在衬底上的隧穿氧化层、浮栅极层、层间介质层和控制栅极层，其中，形成堆叠电容的层间介质层包括沿衬底高度方向由低到高依次堆叠的第一氧化层和氮化物层；堆叠电容还包括引出控制栅极层的第一接触和引出浮栅极层的第二接触，以使浮栅极层和控制栅极层在外加电压下构成堆叠电容的一对极板。本发明还提供了上述结构的制造方法。本发明所提供的堆叠电容的单元面积电容值被有效提高，在保证性能稳定性的情况下缩减了器件尺寸。本发明所提供的制造方法与现有工艺兼容，不增加制造成本。
- 半导体存储装置-202010580958.8
- 内海哲章 - 铠侠股份有限公司
- 2020-06-23 - 2023-08-08 - H10B41/10
- 本发明的实施方式提供一种能够较佳地动作的半导体存储装置。实施方式的半导体存储装置具备：半导体基板；存储器单元阵列，在第1方向上与半导体基板相隔；及第1、第2晶体管阵列，设置在半导体基板上。半导体基板具备在第2方向上依序排列的第1区域～第4区域、及在第2方向上依序排列的第5区域～第8区域。这些区域分别在第3方向上相邻。存储器单元阵列具备设置在第1～第4区域的多个第1导电层、及设置在第5～第8区域的多个第2导电层。第1晶体管阵列包含经由设置在第2区域的多个接点与多个第1导电层连接的多个晶体管。第2晶体管阵列包含经由设置在第7区域的多个接点与多个第2导电层连接的多个晶体管。
- 半导体存储器件-202010348098.5
- 慎重赞;金志永;金熙中;安泰炫;赵银珠;崔贤根;韩相然 - 三星电子株式会社
- 2020-04-28 - 2023-07-25 - H10B41/10
- 公开了一种半导体存储器件，其包括：堆叠结构，包括垂直地堆叠在衬底上的层，每个层包括在第一方向上延伸的位线和在第二方向上从位线延伸的半导体图案；栅电极，在穿透堆叠结构的孔中，并沿着半导体图案的堆叠延伸；垂直绝缘层，覆盖栅电极并填充孔；以及数据存储元件，电连接到半导体图案。数据存储元件包括第一电极和第二电极，第一电极在垂直绝缘层的第一凹陷中并具有其一端敞开的圆筒形状，第二电极包括在第一电极的圆筒中的第一突起和在垂直绝缘层的第二凹陷中的第二突起。
- 存储器装置及其制造方法-202210839795.X
- 金在泽 - 爱思开海力士有限公司
- 2022-07-18 - 2023-07-18 - H10B41/10
- 本文可提供一种存储器装置及其制造方法。该存储器装置可包括：形成在源极线上的多个存储块，所述多个存储块通过狭缝分离；形成在狭缝中的源极触点；平行布置在存储块上方的多条正常位线，所述多条正常位线在第一方向上间隔开并且在第二方向上延伸；设置在多条正常位线之间的多个虚设组，多个虚设组中的每一个包括虚设位线；在第一方向上延伸并且接触虚设组的端部的第一虚设焊盘；形成在第一虚设焊盘上的第一上触点；以及形成在虚设位线和源极触点之间的下触点。
- 一种三维存储器及其制作方法-202011568066.2
- 张中 - 长江存储科技有限责任公司
- 2020-12-25 - 2023-07-18 - H10B41/10
- 本发明提供一种三维存储器及其制作方法，该三维存储器包括堆叠结构、栅线缝隙结构、绝缘隔断结构、第一触点结构及第二触点结构，其中，堆叠结构划分为多个存储区块，存储区块包括挡墙结构及相邻设置的下层阶梯结构，多个第一触点结构分布于第一及第四阶梯结构的台阶上，并与相应台阶中底部选择栅层连接；多个第二触点结构分布于第二或/及第三阶梯结构的台阶上，并与相应台阶中的底部选择栅层连接。本发明为放置挡墙结构的指状结构设计独立的阶梯结构，从而可以引出挡墙结构所在指状结构的底部选择栅，当底部选择栅层为多层时，可以较容易地实现指状结构控制，绝缘隔断结构可以通过简单的BSG切口或虚设沟道孔实现，不用非常复杂，降低了工艺难度。
- 半导体器件、三维存储器及半导体器件制备方法-202180007256.3
- 陈亮 - 长江存储科技有限责任公司
- 2021-10-29 - 2023-07-14 - H10B41/10
- 本申请提供一种半导体器件、三维存储器及半导体器件制备方法，半导体器件包括衬底，多个栅极、与多个所述栅极对应的第一触点以及数个第二触点；多个所述栅极间隔设于所述衬底的表面上，且每两个相邻的所述栅极之间有间隔区，所述衬底的表面上设有位于所述间隔区的源极，每一所述栅极包括连接面，每一所述栅极的连接面上设有一个所述第一触点，所述第一触点在所述连接面的正投影呈长条状，且所述第一触点的长度延伸方向与所述栅极长度方向相同；数个所述第二触点设于所述衬底上，且位于所述间隔区内与所述源极连接，所述第二触点与所述第一触点结构相同，且所述第二触点与第一触点并列设置。
- 存储器单元及支柱的多个叠组-202180067132.4
- D·A·克拉姆皮特;S·D·利奥史密斯;M·J·金;L·M·克拉姆皮特;J·霍普金斯;K·Y·泰特斯;I·V·恰雷;M·J·巴克利;A·查杜鲁;P·纳塔拉詹;R·W·林赛 - 美光科技公司
- 2021-08-30 - 2023-06-27 - H10B41/10
- 一些实施例包含设备及形成所述设备的方法。所述设备中的一个包含位于衬底上方的第一叠组及位于所述第一叠组上方的第二叠组，及延伸穿过所述第一及第二叠组的支柱。所述第一叠组包含第一存储器单元、与所述第一存储器单元相关联的第一控制栅极，及耦合到所述第一控制栅极的第一导电路径。所述第二导电路径包含位于所述衬底上方的所述设备的第一层级上的第二导电垫。所述第二叠组包含第二存储器单元、与所述第二存储器单元相关联的第二控制栅极，及耦合到所述第二控制栅极的第二导电路径。所述第二导电路径包含位于所述设备的第二层级上的第二导电垫。所述第一及第二导电垫在与从所述第一叠组到所述第二叠组的方向垂直的方向上具有长度。
- 制造半导体器件的方法-202211560074.1
- 具永勋;金烔永;张景泰 - 三星电子株式会社
- 2022-12-06 - 2023-06-27 - H10B41/10
- 为了制造半导体器件，通过在衬底上逐一交替地堆叠多个第一膜和多个第二膜来形成结构。形成竖直孔以竖直地穿过该结构。形成含碳阻挡膜以共形地覆盖竖直孔的内侧壁。含碳阻挡膜与多个第一膜和多个第二膜中的一部分接触。在竖直孔中的含碳阻挡膜上形成牺牲金属膜。去除牺牲金属膜以暴露含碳阻挡膜。使用灰化工艺去除含碳阻挡膜。
- NOR型存储器件及其制造方法及包括存储器件的电子设备-202310224960.5
- 朱慧珑 - 中国科学院微电子研究所
- 2021-03-08 - 2023-06-06 - H10B41/10
- 公开了一种NOR型存储器件及其制造方法及包括该NOR型存储器件的电子设备。根据实施例，该NOR型存储器件可以包括：设置在衬底上的多个器件层，每个器件层包括第一源/漏层、第一沟道层、第二源/漏层、第二沟道层和第三源/漏层的叠层；相对于衬底竖直延伸以穿过各个器件层中的叠层的栅堆叠，栅堆叠包括栅导体层和设置在栅导体层与叠层之间的存储功能层，在栅堆叠与叠层相交之处限定彼此叠置的两个存储单元；设置在相邻的器件层之间的隔离层。每个器件层中的第一源/漏层和第三源/漏层分别电连接到彼此不同的位线，而第二源/漏层电连接到源极线。
- 三维存储器件结构及形成方法-202010190575.X
- 李思晢;张磊;高晶;曾凡清;周文斌 - 长江存储科技有限责任公司
- 2020-03-18 - 2023-05-12 - H10B41/10
- 本发明提供了一种三维存储器件结构及形成方法，所述形成方法的特征在于：在基底上形成有多个存储堆叠结构，相邻的所述存储堆叠结构之间通过设置切割道进行分隔，在所述切割道中形成有虚设图形结构，光刻对准图形形成于所述虚设图形结构与所述存储堆叠结构之间。本发明在三维存储器件结构的形成过程中，通过在切割道中引入虚设图形结构，将光刻对准图形形成于所述虚设图形结构与所述存储堆叠结构之间，使所述光刻对准图形不会因热处理等工艺过程的应力影响而产生偏移，确保光刻工艺的对准精度。
- 一种三维存储器件-202222212401.6
- 孔果果;庄梦琦;童宇诚;梁毅浩 - 福建省晋华集成电路有限公司
- 2022-08-22 - 2023-05-12 - H10B41/10
- 本实用新型属于存储器件的技术领域，具体涉及一种三维存储器件。一种三维存储器件，包括：衬底；以及存储堆叠结构；所述存储堆叠结构设置在所述衬底上；所述存储堆叠结构包括：多组导电‑电介质层对；所述存储堆叠结构具有第一区域和第二区域；所述第一区域的上半部的所述导电‑电介质层对堆叠成阶梯状；所述第一区域的下半部的所述导电‑电介质层对具有相互切齐的第一侧壁；所述第二区域的上半部的所述导电‑电介质层对具有相互切齐的第二侧壁；所述第二区域的下半部的所述导电‑电介质层对堆叠成阶梯状。在此设置下，三维存储器件可获得更为优化的结构完整性，而增进其组件效能。
- 一种闪存阵列及闪存芯片-202310104404.4
- 王春明 - 北京知存科技有限公司
- 2023-01-30 - 2023-04-18 - H10B41/10
- 本发明公开了一种闪存阵列及闪存芯片。闪存阵列包括阵列排布的多个闪存模块；闪存模块包括一个存算单元和至少一个虚设单元；存算单元与虚设单元相间排布；虚设单元包括第一衬底、位于第一衬底内的第一漏极区域、第一源极区域和第一沟道区域、及位于第一衬底上的第一选择栅极、第一控制栅极和第一浮置栅极；其中，第一控制栅极与第一浮置栅极位于第一选择栅极的第一侧；第一漏极区域在第一衬底的正投影位于第一选择栅极在第一衬底的正投影的第二侧；虚设单元还包括第一硅化物结构，第一硅化物结构位于第一漏极区域远离第一衬底的表面，且第一硅化物结构与第一衬底不连接。本发明实施例的技术方案提高了对存算单元的编程效率和准确性。
- 一种三维存储器及其制作方法-202310099374.2
- 张中;韩玉辉;孔翠翠;张坤 - 长江存储科技有限责任公司
- 2021-09-27 - 2023-04-18 - H10B41/10
- 本发明提供一种三维存储器及其制作方法，该三维存储器包括叠层结构、虚设结构及栅线缝隙，其中，叠层结构包括在垂直方向上交替堆叠的栅线层与隔离层，虚设结构及栅线缝隙均沿垂直方向贯穿叠层结构，虚设结构包括第一虚设部与第二虚设部，栅线缝隙的一端伸入由第一虚设部与/或第二虚设部形成的间隙中，第一虚设部与第二虚设部中的至少一个与栅线缝隙在水平面上的投影部分重叠，以实现虚设结构与栅线缝隙的连接。这种将栅线缝隙端部包裹住，但又不完全重叠的虚设结构设计可以有效改善虚设结构与栅线缝隙交界处栅线缝隙刻蚀的工艺窗口问题，有效减少/消除虚设结构与栅线缝隙交界处的脆弱点，有助于提高器件可靠性。
- 非易失性存储器及其制造方法-201910808137.2
- 范德慈;黄义欣;郑育明 - 物联记忆体科技股份有限公司
- 2019-08-29 - 2023-04-18 - H10B41/10
- 本发明提供一种非易失性存储器及其制造方法，所述非易失性存储器具有存储单元。存储单元包括源极区与漏极区、选择栅极、虚拟选择栅极、浮置栅极、抹除栅极、控制栅极。选择栅极设置于源极区与漏极区之间的基底上。浮置栅极设置于选择栅极与源极区之间的基底上，且浮置栅极的顶部两侧具有二对称的转角部。浮置栅极的高度高于选择栅极与虚拟选择栅极的高度，抹除栅极设置于源极区上，且抹除栅极包覆浮置栅极的源极侧的转角部。控制栅极设置于抹除栅极与浮置栅极上。
- 一种半导体结构及其制作方法和三维存储器件-202010206260.X
- 王清清;徐伟;周文斌 - 长江存储科技有限责任公司
- 2020-03-23 - 2023-04-18 - H10B41/10
- 本发明提供一种半导体结构及其制作方法和三维存储器件，该半导体结构包括衬底；栅极堆叠结构，位于所述衬底上，所述栅极堆叠结构包括沿第一方向依次设置的核心区域和连接区域，其中，所述核心区域包括主核心区和应力跳变区，所述主核心区通过所述应力跳变区与所述连接区域连接；栅线分隔槽，设置于所述栅极堆叠结构中，且沿所述第一方向延伸；若干排第一垂直沟道结构，沿第二方向间隔设置于所述核心区域中，其中，最靠近栅线分隔槽的至少一排第一垂直沟道结构的位于应力跳变区的部分被移除。利用本发明，可以避免由于3D NAND中核心区域/连接区域过渡区处局部应力梯度而导致栅线分隔槽发生倾斜时字线‑字线/字线‑共源极阵列的暴露，提高产品良率。
- 一种三维存储器及其制作方法-202180003290.3
- 张中;韩玉辉;孔翠翠;张坤 - 长江存储科技有限责任公司
- 2021-09-27 - 2023-04-04 - H10B41/10
- 本发明提供一种三维存储器及其制作方法，该三维存储器包括叠层结构、虚设结构及栅线缝隙，其中，叠层结构包括在垂直方向上交替堆叠的栅线层与隔离层，虚设结构及栅线缝隙均沿垂直方向贯穿叠层结构，虚设结构包括第一虚设部与第二虚设部，栅线缝隙的一端伸入由第一虚设部与/或第二虚设部形成的间隙中，第一虚设部与第二虚设部中的至少一个与栅线缝隙在水平面上的投影部分重叠，以实现虚设结构与栅线缝隙的连接。这种将栅线缝隙端部包裹住，但又不完全重叠的虚设结构设计可以有效改善虚设结构与栅线缝隙交界处栅线缝隙刻蚀的工艺窗口问题，有效减少/消除虚设结构与栅线缝隙交界处的脆弱点，有助于提高器件可靠性。
- 半导体器件和包括该半导体器件的电子系统-202210842795.5
- 李相炖;金俊成;金智源;金宰浩;成锡江;李钟旻;郑恩宅 - 三星电子株式会社
- 2022-07-18 - 2023-01-24 - H10B41/10
- 公开了半导体器件和包括其的电子系统。该半导体器件可以包括：堆叠结构，在第一方向上延伸并且包括垂直堆叠在基板上的栅电极；在堆叠结构上水平间隔开的选择结构；上隔离结构，在选择结构之间并在堆叠结构上沿第一方向延伸；以及穿透堆叠结构和选择结构的垂直结构。垂直结构包括第一垂直结构，该第一垂直结构沿第一方向排列并且穿透上隔离结构的部分。每个选择结构包括选择栅电极和围绕选择栅电极的顶表面、底表面和侧壁表面的水平电介质图案。每个选择栅电极包括在第一方向上延伸的线部分、以及从线部分垂直突出并围绕每个第一垂直结构的至少一部分的电极部分。
- 闪存器件及其制造方法-202211217904.0
- 刘丽媛;陶骞 - 上海华力微电子有限公司
- 2022-09-30 - 2023-01-17 - H10B41/10
- 本发明提供了一种闪存器件及其制造方法，在衬底的存储单元区的表面形成有多个分离的浮栅结构，所述浮栅结构包括形成于衬底表面的浮栅及垂直堆叠于所述浮栅上的第一硬掩膜层和第二硬掩膜层；进行第一刻蚀工艺，刻蚀所述第二硬掩膜层，以减小所述第二硬掩膜层的侧壁与所述第一硬掩膜层的表面之间的倾斜角度；以及，进行第二刻蚀工艺，刻蚀所述浮栅结构，以减小所述浮栅结构的侧壁与所述衬底的表面之间的倾斜角度。本发明通过减小浮栅结构的侧壁与衬底表面之间的倾斜角度改善了闪存器件中浮栅的形貌，使所述浮栅的垂直于所述隔离沟槽延伸方向的截面呈梯形，从而提高后续工艺的工艺窗口，提高闪存器件的性能和良率。
- 三维半导体存储器件和包括三维半导体存储器件的电子系统-202210392231.6
- 金宰浩;金智源;金俊成;成锡江;李相燉;李钟旻;郑恩宅 - 三星电子株式会社
- 2022-04-14 - 2023-01-13 - H10B41/10
- 提供一种三维半导体器件，该三维半导体器件包括：衬底；堆叠结构，包括在衬底上的栅电极和在栅电极上彼此间隔开的串选择电极；第一分离结构，跨过堆叠结构在第一方向上延伸并位于串选择电极之间；竖直沟道结构，穿透堆叠结构；以及位线，连接到竖直沟道结构并在第二方向上延伸。竖直沟道结构的第一子集共同连接到位线之一。第一子集的竖直沟道结构可以跨过第一分离结构在第二方向上彼此相邻。串选择电极中的每一个可以围绕第一子集的竖直沟道结构中的每一个竖直沟道结构。
- 专利分类
