[发明专利]仿真方法及电子设备在审
| 申请号： | 202211208442.6 | 申请日： | 2022-09-30 |
| 公开（公告）号： | CN115587553A | 公开（公告）日： | 2023-01-10 |
| 发明（设计）人： | 吴增泉;陈悦 | 申请（专利权）人： | 长鑫存储技术有限公司 |
| 主分类号： | G06F30/327 | 分类号： | G06F30/327;G06F30/33 |
| 代理公司： | 北京同立钧成知识产权代理有限公司 11205 | 代理人： | 严罗一;臧建明 |
| 地址： | 230601 安徽省合肥市*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开提供一种仿真方法及电子设备，通过电路网表和激励文件进行仿真，得到时钟信号与数据信号的时间差值。由于电路网表仅包括芯片的时钟信号接收电路的网表和数据信号接收电路的网表，因此电路网表的结构较为简单，通过电路网表和激励文件进行仿真时，得到芯片的时钟信号和数据信号的时间差值的速度更快、所需时间更少，极大地提高了仿真效率。 | ||
| 搜索关键词： | 仿真 方法 电子设备 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司，未经长鑫存储技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202211208442.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 网表生成方法、装置、电子设备及存储介质-202310891045.1
- 刘动 - 龙芯中科技术股份有限公司
- 2023-07-19 - 2023-10-27 - G06F30/327
- 本发明实施例提供了网表生成方法、装置、电子设备及存储介质，涉及集成电路技术领域。方法包括：基于辅助工具，将HDL源代码，转化为原始逻辑网表；原始逻辑网表包括：至少一个原始模块；基于辅助工具，对原始逻辑网表中的各个原始模块进行重组，形成至少一个新生模块；新生模块异于各个原始模块；新生模块包括连接至其他模块的边界连线；在一个边界连线由辅助工具按预定命名规则为其命名的情况下，为边界连线设置固定命名；基于边界连线的固定命名，为边界连线所连接的端口命名，得到原始模块重组后的重组网表。本发明中，在后续的HDL源代码变动过程中，基本无需调整对应的HDL源代码中的端口命名，提升了电路设计的便捷性。
- 硬件存储器端口复用方法-202210410270.4
- 李菲 - 上海合见工业软件集团有限公司
- 2022-04-19 - 2023-10-27 - G06F30/327
- 本发明涉及一种硬件存储器端口复用方法，包括步骤S1、获取用户RTL设计参数，包括多维数组和原始设计参数；步骤S2、基于多维数组和原始设计参数获取用户端口并行读写操作信息；步骤S3、通过同步器将每一用户端口的读写操作信息的时钟域转换为TDM通道的时钟域，生成每一用户端口对应的待传输用户端口的读写操作信息；步骤S4、将并行的所有用户端口对应的待传输用户端口的读写操作信息和对应的原始设计参数转换为串行读写操作信息；步骤S5、通过TDM通道将串行读写操作信息传输给对应的硬件端口；步骤S6、硬件端口读写数据。本发明所述方法能够适配不同的用户RTL设计场景实现自动对多维数组的并行读写操作。
- 一种对XMR信号传输模式进行转换的方法及装置-202310701327.0
- 邵中尉;张吉锋 - 上海思尔芯技术股份有限公司
- 2023-06-13 - 2023-10-27 - G06F30/327
- 本申请实施例提供了一种对XMR信号传输模式进行转换的方法及装置，先对用户芯片设计进行解析以在内存中形成语法树，然后获取XMR信号在语法树中的位置以及起始节点和终点节点，并确定起始节点和终点节点对应的共同祖先节点，最后将信号在XMR信号传输模式下的传输路径修改为从起始节点上传至共同祖先节点、从共同祖先节点下传至终点节点的新传输路径，从而将XMR信号转换为端口信号传输模式。本申请方案中的转换方法使用灵活，流程简单，可以完成RTL级的XMR信号传输模式的转换，使得后续过程免于人工修改，不但效率高而且不易出错，便于实现自动化处理。
- 基于公共子表达式的大规模集成电路设计优化方法-202310973795.3
- 郑雯雯;唐兴达;王鸿儒;李扬;党永迪 - 山东启芯软件科技有限公司
- 2023-08-04 - 2023-10-27 - G06F30/327
- 本发明属于电路数据处理的技术领域，更具体地，涉及基于公共子表达式的大规模集成电路设计优化方法。具体包括：首先遍历查找组合逻辑中器件间的连接关系，确定输出器件与输入器件之间的相互关系，构建输出与输入之间的二进制矩阵向量；二进制矩阵向量中的每一行表示一个二进制表达式方程，通过矩阵分析，识别出需要处理的公共子表达式，并选择其中一个公共子表达式作为需要消除的项；接着消除所选公共子表达式，直到没有公共子表达式可以提取；再根据所提取出的公共子表达式信息，创建新的模块，并建立新建模块与输入端和输出端的连接关系。本发明解决了现有技术中大规模集成电路资源优化、电路的性能和效率较低的问题。
- 一种电路综合方法、装置、电子设备及可读存储介质-202310937005.6
- 石侃;翁伟杰;张子卿;包云岗 - 北京开源芯片研究院
- 2023-07-27 - 2023-10-27 - G06F30/327
- 本发明实施例提供一种电路综合方法、装置、电子设备及可读存储介质，该方法包括：对待综合的断言语句进行解析，识别所述断言语句对应的关键字和验证方式；将所述断言语句中的关键字例化为基础电路模块；根据所述验证方式确定所述基础电路模块对应的连接方式；按照所述连接方式对所述基础电路模块进行连接，得到所述断言语句对应的断言电路。本发明实施例可以将不可综合的断言语句转换为等效的可综合的断言电路，以便在硬件中实现基于断言的验证。
- 一种基于FPGA的动态可重构系统设计方法-202310851065.6
- 覃昊洁;戴淯全;方玉堃;喻牧泉;彭卓霖 - 电子科技大学
- 2023-07-11 - 2023-10-20 - G06F30/327
- 本发明公开了一种基于FPGA的动态可重构系统设计方法，涉及可重构系统设计领域，包括如下步骤：S1：根据项目将电路功能划分得到静态逻辑单元，并根据需求的并行程度和资源利用确定可重构区域的数量；S2：对模块框架进行设计并将设计结果生成网表文件S3：根据网表文件将可重构区域物理约束至FPGA芯片上得到Pblocks区域，并将对应的约束关系生成得到约束文件；S4：使用EDA软件根据约束文件生成比特流文件；S5：根据比特流文件在静态逻辑单元实现可重构配置信号。本发明根据卷积神经网络在嵌入式场景限制，在FPGA芯片上设计了一个动态可重构系统，以在有限的硬件资源下完成对一个或多个神经网络的动态加速，完成边缘节点的功能，并保持运行和待机的低功耗。
- 电子系统中的管线模块的自动配置-202310381505.6
- M·海瑞克;B·德勒斯库里 - 阿特里斯公司
- 2023-04-11 - 2023-10-17 - G06F30/327
- 本公开涉及电子系统中的管线模块的自动配置。电子系统的全寄存器转换级RTL描述的生成包括：从输入生成优化的管线配置，该输入包括RTL元素的数据库和可配置管线组件的列表；以及利用根据优化的管线配置而配置的管线组件来生成全RTL描述。生成配置包括对优化面积和定时的配置执行搜索。
- 无需先验知识的逻辑功能更正方法、装置、设备及介质-202310871375.4
- 魏星;刁屹;林德基 - 奇捷科技（深圳）有限公司
- 2023-07-17 - 2023-10-17 - G06F30/327
- 本申请涉及无需先验知识的逻辑功能更正方法、装置、设备及介质；针对现有技术无法准确提取算术逻辑及分割网表的不足，所采用的方案为：首先，读取参考网表和目标网表；接着，通过预设的逻辑信息提取算法提取参考网表的第一算术逻辑边界信息，并提取目标网表的第二算术逻辑边界信息；接着，根据第一算术逻辑边界信息和第二算术逻辑边界信息，对目标网表和参考网表进行关键点匹配；接着，判断关键点匹配是否成功；接着，若关键点匹配成功，根据关键点匹配内容、第一算术逻辑边界信息以及第二算术逻辑边界信息，对目标网表和参考网表进行分割，得到分割后的目标网表、分割后的参考网表。前述方案可以准确提取算术逻辑及分割网表。
- 一种GPU加速计算的集成电路无悲观路径分析方法-202111070324.9
- 林亦波;郭资政;黃琮蔚 - 北京大学
- 2021-09-13 - 2023-10-17 - G06F30/327
- 本发明公布了一种GPU加速计算的集成电路无悲观路径分析方法，包括步骤：电路结构扁平化，电路结构分层预处理，多GPU并行候选路径生成，全局候选路径合并。其中，多GPU并行候选路径生成包括步骤：多GPU任务分配，延迟分组初始化，并行延迟传播，并行渐进候选路径生成，并行局部候选路径预合并。本发明通过引入算法和数据结构的等价变换，在多个GPU上并行地完成无悲观时序分析中的密集计算，实现使用CPU完成多GPU之间的数据和控制调度工作。通过单CPU‑多GPU异构计算模型的协同配合，相比原有CPU算法可得到数十倍的性能提升，大幅降低无悲观路径分析的计算成本，可推广应用于芯片设计自动化技术领域。
- 一种功耗表征计算方法、系统、设备及介质-202310755565.X
- 宋贤坤;龚辉平 - 珠海芯聚科技有限公司
- 2023-06-25 - 2023-10-10 - G06F30/327
- 本发明公开了一种功耗表征计算方法、系统、设备及介质，该方法包括：获取功耗仿真的配置文件和工作条件；通过配置文件和工作条件遍历功耗仿真的工作场景生成仿真网表；通过电路仿真器运行仿真网表得到运行结果文件，并解析运行结果文件得到仿真网表对应的仿真数据；通过自定义数据结构将仿真数据可视化存储。本发明能够通过自动生成功耗仿真的工作场景对应的仿真网表，并且仿真网表的信息足够详细，同时采用自定义数据结构使数据可视化，采用json数据格式减小数据占用的数据空间，提供简洁和清晰的层次结构，便于对仿真数据进行处理，提高仿真数据的处理效率。
- 一种芯片、信号处理方法以及电子设备-202210296582.7
- 尹宁远;虞志益;肖山林;唐样洋;乔冰涛 - 华为技术有限公司
- 2022-03-24 - 2023-10-03 - G06F30/327
- 本申请实施例公开了一种芯片、信号传输方法以及电子设备，用于降低芯片电路面积开销。本申请实施例芯片包括第一控制电路、受控组合逻辑电路、第一级时序电路和第二级时序电路。第一控制电路用于向受控组合逻辑电路发送控制信号。当控制信号为第一逻辑电平时，受控组合逻辑电路用于根据控制信号输出被受控组合逻辑电路锁存的逻辑结果。当控制信号为第二逻辑电平时，受控组合逻辑电路用于根据第一级时序电路的数据输出端输出的数据信号，输出受控组合逻辑电路中组合逻辑电路的即时逻辑结果，第二逻辑电平与第一逻辑电平不同。
- 数字逻辑电路的分析优化方法及相关设备-202311110735.5
- 邢自然 - 芯行纪科技有限公司
- 2023-08-31 - 2023-09-29 - G06F30/327
- 本申请提供一种数字逻辑电路的分析优化方法及相关设备。该方法，包括：获取待分析优化的数据逻辑电路；将所述数据逻辑电路转换为布尔逻辑网络；从所述布尔逻辑网络中确定目标节点；以所述目标节点为根节点，生成所述根节点对应的目标归约有序二分决策图ROBDD；根据所述目标ROBDD，对所述数字逻辑电路进行分析优化；其中，以所述目标节点为根节点，生成所述根节点对应的目标ROBDD，包括：基于所述根节点，扩展所述根节点对应的分割集，初始分割集包括所述根节点；根据扩展的所述分割集，对待处理ROBDD进行增量更新，以得到所述目标ROBDD，初始ROBDD为根据所述初始分割集构建的ROBDD。
- RTL逻辑综合中的重输入优化方法、存储介质-202310802770.7
- 王子成;刘美华;汪杰;苏宇;白耿;游海龙 - 深圳国微芯科技有限公司
- 2023-06-30 - 2023-09-22 - G06F30/327
- 本发明公开了一种RTL逻辑综合中的重输入优化方法、存储介质，其中RTL逻辑综合中的重输入优化方法包括：预先准备可优化的元件和/或元件组合以及对应的优化策略；将待优化的电路设计中的元件筛选出来，并通过元件端口间的信号建立元件之间的连接关系；基于可优化的元件换和/或元件组合的特征，从筛选的元件以及元件之间的连接关系中提取出与可优化的元件或可优化的元件组合的特征一致的局部电路并进行优化。本发明可以有效减少元件数量、输入输出端口数量等，缩小电路面积、减少损耗。
- 一种基于RLM流图的硬件原型仿真自动分割方法-202310664988.0
- 请求不公布姓名 - 湖南泛联新安信息科技有限公司
- 2023-06-07 - 2023-09-22 - G06F30/327
- 本发明公开了一种基于RLM流图的硬件原型仿真自动分割方法，包括将ASIC设计分割为多个RLM；获取每个RLM的信号流向，根据RLM之间的信号流向，构建由多个RLM组成的数据流图，得到RLM流图；对RLM流图的逻辑资源进行预估；将RLM流图聚合成孤岛流图，并将孤岛流图分割为孤岛子图，在孤岛子图内部进行RLM分割，得到分割结果；根据分割结果获取每个分割块的逻辑资源，判断每个分割块的逻辑资源是否满足约束条件，若满足，则获取可行的分割分案。以RLM流图作为FPGA原型仿真的ASIC逻辑组织形式，能够代替手动划分自动获得一个可用的分割方案。
- 一种基于事件传播的动态时序分析方法-202110993095.1
- 林亦波;张作栋;郭资政;王润声;黄如 - 北京大学
- 2021-08-27 - 2023-09-22 - G06F30/327
- 本发明提供基于事件传播的动态时序分析方法，属于集成电路设计自动化领域。本发明提出的动态时序分析主要分为：输入节点上的事件生成，事件在内部节点上的传播，反向时序分析和路径报告。同时，本发明提出的方法支持分配给不同的CPU内核以实现多线程的加速。因此，本发明可以准确地计算时序信息，且通过内部的内存回收和多核并行机制使得其可以分析大规模电路的长周期时序分析。
- 一种组合逻辑环路的自动拆除方法-201911092917.8
- 姜寒冰;王小龑 - 杭州起盈科技有限公司
- 2019-11-11 - 2023-09-22 - G06F30/327
- 本发明公开了一种组合逻辑环路的自动拆除方法，包括以下步骤：S10，采用递归方式，搜索网表中的组合逻辑环路；S20，针对已搜索到的组合逻辑环路中的一个组合逻辑门，生成其输入组合逻辑锥；S30，由输出向输入方向，遍历生成的输入组合逻辑锥，基于锥内每个组合逻辑门的自身逻辑特性，生成组合逻辑锥输出与输入之间关系的逻辑表达式；S40，对逻辑表达式进行卡诺化简；S50，对组合逻辑环路中的每一个组合逻辑门，重复S20‑40直至拆除组合逻辑环路。本发明对数字电路网表进行分析，自动查找数字电路网表中存在的组合逻辑环路，并通过自动逻辑分析删除无效的器件或输入。
- 一种模拟寄存器读写的白盒验证方法、系统、设备及介质-202310495166.4
- 徐星辰 - 合芯科技有限公司;合芯科技（苏州）有限公司
- 2023-05-04 - 2023-09-19 - G06F30/327
- 本发明提供了一种模拟寄存器读写的白盒验证方法、系统、设备与介质，所述方法包括：根据验证需求，预先构建多线程验证任务执行程序；响应于多线程验证任务执行请求，运行多线程验证任务执行程序，遍历预设环境配置文件库；解析预设环境配置文件库中的各个环境配置文件，并根据解析结果创建对应的逻辑验证线程；响应于逻辑验证线程创建成功，更新当前逻辑验证线程总数，并由逻辑验证线程执行对应待验证逻辑函数的逻辑验证得到验证结果。本发明通过软件模拟寄存器读写并依此对源代码逻辑进行验证，在无需依赖硬件设备的情况下，基于简单灵活的配置实现低成本、高效可靠的多线程逻辑验证，有效缩短验证时长和交付周期，为芯片系统性能提供可靠保障。
- RTL代码生成方法、装置、电子设备及存储介质-202310604882.1
- 廖振雄;张鹏;武金彪;林昊;李英;都美江;姜宇程;王景生;胡亮 - 鹏城实验室
- 2023-05-25 - 2023-09-19 - G06F30/327
- 本申请公开了一种RTL代码生成方法、装置、电子设备及存储介质，所述的RTL代码生成方法包括以下步骤：获取多个子模块各自对应的子模块设计文件，其中，各所述子模块由目标模块分解得到；通过高层次综合将各所述子模块设计文件分别转换为子模块RTL代码；获取各所述子模块中的待连接接口各自对应的连接关系；基于所述连接关系和各所述子模块RTL代码，生成所述目标模块对应的目标模块RTL代码。本申请解决了现有技术大型集成电路设计的开发效率较低的技术问题。
- 门级网表的更正方法、装置、设备及存储介质-202310806190.5
- 魏星;刁屹;林德基 - 奇捷科技（深圳）有限公司
- 2023-07-04 - 2023-09-19 - G06F30/327
- 本申请涉及数字芯片设计技术领域，提供了门级网表的更正方法、装置、设备及存储介质，其中，该方法基于当前设计阶段的初始门级网表、上一设计阶段的初始门级网表、上一阶段的逻辑更正文本获取当前设计阶段的逻辑更正文本，并对当前设计阶段的初始门级网表、上一设计阶段的初始门级网表，基于上一设计阶段的逻辑更正文本对上一设计阶段的初始门级网表进行更正后获得的上一设计阶段的结果门级网表进行关键组件特征匹配，及在若匹配成功，基于当前设计阶段的逻辑更正文本对当前设计阶段的初始门级网表进行更正，得到当前设计阶段的结果门级网表。该方法提高了在数字芯片设计流程中对可测试设计阶段或布局布线阶段进行逻辑更正的效率。
- 基于逻辑综合的多级划分方法、装置、介质和计算设备-202310702264.0
- 叶锦涛;顾正华 - 上海立芯软件科技有限公司
- 2023-06-14 - 2023-09-08 - G06F30/327
- 本发明的实施方式提供了一种基于逻辑综合的多级划分方法、装置、介质和计算设备。该方法包括：识别得到待划分电路中的触发器；根据触发器对待分析电路进行分割，得到待分割电路对应的超图；根据节点和超边，对节点进行合并，得到多个合并节点；根据合并节点，得到与超图对应的粗化图；初始化第一划分集合和第二划分集合；根据超图中的每一节点、第一划分集合以及第二划分集合，对第一划分集合与第二划分集合进行更新，得到第一更新划分集合和第二更新划分集合；根据合并节点、第一更新划分集合以及第二更新划分集合，对粗化图进行细化，得到细化划分图。本发明保证了原始电路设计的时延，进而避免了划分后的电路产生时序违例。
- 插入门控时钟的训练和确定方法、系统、设备和介质-202310729389.2
- 陶昱良;代开勇;潘于 - 海光信息技术股份有限公司
- 2023-06-19 - 2023-09-08 - G06F30/327
- 提供一种训练为芯片分块之间的流水线寄存器插入门控时钟的机器学习模型以及利用机器学习模型确定是否插入门控时钟的方法、系统、设备、介质。训练方法包括：获得在存在时序违例的芯片分块之间插入的多个流水线寄存器电路模型，其中每个流水线寄存器电路模型包括与一个使能信号对应的预定数量个数据流水线寄存器和预定数量个使能流水线寄存器；获得训练数据，训练数据包括针对流水线寄存器电路模型的影响功耗的参数集合的不同取值、以及对应的是否应该插入门控时钟的结果标签，其中，结果标签通过仿真获得在参数集合的不同取值的情况下向流水线寄存器电路模型插入门控时钟是否能减少功耗来得到；利用训练数据来得到训练好的机器学习模型。
- 在分块之间插入门控时钟的方法、系统、设备和介质-202310725419.2
- 陶昱良;代开勇;潘于 - 海光信息技术股份有限公司
- 2023-06-19 - 2023-09-08 - G06F30/327
- 提供一种在芯片分块之间插入流水线寄存器和门控时钟的方法、系统、电子设备和非暂时存储介质，该方法包括如下步骤：根据使能信号在存在时序违例的两个芯片分块之间插入数据流水线寄存器和对应的使能流水线寄存器；根据插入的数据流水线寄存器和对应的使能流水线寄存器，对所述数据流水线寄存器插入门控时钟。如此，通过根据使能信号在存在时序违例的两个芯片分块之间插入数据流水线寄存器和对应的使能流水线寄存器并插入门控时钟，可以在减少时序违例的情况下减少芯片功耗。
- 仿真逻辑系统设计的方法、装置和存储介质-202310877814.2
- 杨晔;朱耿生 - 芯华章智能科技（上海）有限公司
- 2023-07-18 - 2023-09-05 - G06F30/327
- 本申请提供一种仿真逻辑系统设计的方法。该方法包括：经由第一线程初始化所述逻辑系统设计，所述逻辑系统设计包括了待测设计和测试台，所述测试台向所述待测设计提供多个激励，所述多个激励包括第一激励和第二激励。根据所述多个激励仿真所述待测设计，其中，仿真所述待测设计进一步包括：基于所述第一线程生成第二线程；经由所述第一线程施加所述第一激励到所述待测设计，并且经由所述第二线程施加所述第二激励到所述待测设计；响应于所述第一线程根据所述第一激励仿真所述待测设计，存储由所述第一线程产生的第一仿真数据；响应于所述第二线程根据所述第二激励仿真所述待测设计，存储由所述第二线程产生的第二仿真数据；以及注销所述第二线程。以及，至少根据所述第一仿真数据和所述第二仿真数据生成所述待测设计的仿真结果。
- 时间违例修复方法、装置、计算机设备及存储介质-202310969652.5
- 文明宇 - 飞腾信息技术有限公司
- 2023-08-03 - 2023-09-05 - G06F30/327
- 本申请提供一种时间违例修复方法、装置、计算机设备及存储介质，涉及集成电路技术领域。该方法包括：获取集成电路设计中存在时间违例的目标数据路径；根据所述目标数据路径中各个数据单元之间的距离，确定目标数据单元；根据所述目标数据单元，调整所述目标数据路径的连接关系，得到时间违例修复后的集成电路设计。本申请可以实现对复杂路径的时间违例进行修复。
- 时间违例修复方法、装置、计算机设备及存储介质-202310969451.5
- 文明宇 - 飞腾信息技术有限公司
- 2023-08-03 - 2023-09-01 - G06F30/327
- 本申请提供一种时间违例修复方法、装置、计算机设备及存储介质，涉及集成电路技术领域。该方法包括：获取集成电路设计中存在时间违例的目标违例寄存器；确定目标违例寄存器所在路径上的目标时钟门控；根据目标时钟门控的输出逻辑值，确定集成电路设计中与目标违例寄存器的时钟端口逻辑等价的至少一个逻辑等价点；根据逻辑等价点的时钟延迟，从至少一个逻辑等价点中确定满足预设违例修复条件的目标逻辑等价点；调整目标违例寄存器的时钟端口连接至目标逻辑等价点，得到时间违例修复后的集成电路设计。本申请可以提高时间违例的修复效率和修复效果。
- 用户设计综合方法、装置、设备、介质及产品-202310645073.5
- 白利琼 - 英诺达（成都）电子科技有限公司
- 2023-06-02 - 2023-09-01 - G06F30/327
- 本申请公开了一种用户设计综合方法、装置、设备、介质及产品，涉及电子设计自动化技术领域。用户设计综合方法包括：获取目标寄存器传输级设计文件和逻辑综合工具支持的标准工艺库集合；解析目标寄存器传输级设计文件，得到多个用户设计模块和每个用户设计模块对应的设计约束；针对第一用户设计模块，从标准工艺库集合中确定满足第一用户设计模块的设计约束的第一标准工艺库，其中，第一用户设计模块为多个用户设计模块中的任一用户设计模块；利用逻辑综合工具和第一标准工艺库对第一用户设计模块进行综合。根据本申请实施例，能够提高工艺库调用效率。
- 一种基于块的电路延时模型的建立方法-202111570389.X
- 田茜;余显宗;蔡意超;时龙兴;宋慧滨;闫浩 - 东南大学
- 2021-12-21 - 2023-08-29 - G06F30/327
- 本发明提出一种基于块的电路延时模型的建立方法，提高先进工艺近阈值工作电压条件下，电路时序行为描述的准确性，以及大规模电路时序行为分析的速度。首先，采用基于块的统计静态时序分析方法，计算单输入单输出、双输入单输出、多输入单输出的延时特征，均值和方差，并通过仿真建立增量Δ模型，提高延时精度。其次，将组合逻辑电路网表转化成有向无环图，计算延时概率，标注有向无环图每条边的权值，采用平均‑最大联合标签最短路径算法，获得电路关键路径，结合Yen's偏离算法获得关键路径集合。
- 用于集成电路的综合方法、综合装置、计算设备和存储介质-202310672235.4
- 请求不公布姓名 - 摩尔线程智能科技（北京）有限责任公司
- 2023-06-08 - 2023-08-29 - G06F30/327
- 本申请实施例提供了一种用于集成电路的综合方法，包括：获取用于集成电路的初始版图；对初始版图进行优化处理以优化集成电路的功耗、性能和面积中的至少一个，并获得优化版图；从优化版图中确定时序未收敛IO时序路径；从时序未收敛IO时序路径中追踪目标组合逻辑元件，目标组合逻辑元件包括初始版图中影响时序未收敛IO时序路径时序收敛的组合逻辑元件；根据目标组合逻辑元件确定参考时序路径，参考时序路径包括经过目标组合逻辑元件的各条时序路径中除时序未收敛IO时序路径之外时序最差的时序路径；确定参考时序路径的时间裕量；响应于参考时序路径的时间裕量宽松，调整目标组合逻辑元件的在初始版图中的位置以促进时序未收敛IO时序路径时序收敛。
- 一种基于综合网表的FPGA芯片调试方法及装置-202310539653.6
- 刘建洋;朱维良;王海力 - 京微齐力（北京）科技股份有限公司
- 2023-05-15 - 2023-08-22 - G06F30/327
- 本发明实施例提供的一种基于综合网表的FPGA芯片调试方法及装置，通过利用FPGA开发软件对FPGA工程文件进行综合，确定原始的FPGA综合网表；选择综合网表中的数据信号以及数据信号的时钟信号，确定FPGA工程文件的约束文件，根据约束文件自动生成寄存器传输级调试IP核，然后进行综合转化为FPGA的第二网表；基于第二网表确定调试功能模块并插入原始的FPGA综合网表，根据约束文件和插入调试功能模块的FPGA综合网表生成码流文件，对FPGA进行配置并运行，利用实时调试工具对FPGA进行调试。解决了FPGA芯片工作状态跟预期不一致时并不能快速、精准的定位出问题的模块，同时调试过程还会对FPGA的正常设计产生影响的技术问题。
- 一种能降低出错概率的芯片设计方法-202310421800.X
- 刘德启;戚连生;张雪怡;万敏 - 广州市粤港澳大湾区前沿创新技术研究院
- 2023-04-19 - 2023-08-22 - G06F30/327
- 本发明公开了一种能降低出错概率的芯片设计方法，本发明涉及半导体设计技术领域。该能降低出错概率的芯片设计方法，通过S1、配置信息获取，S2、对比存储，S3、构建、转换，对所述芯片设计代码进行寄存器转换级仿真，获取与所述芯片设计代码相对应的寄存器转换级电路RTL波形，构建输入输出信号、使能信号、地址信号及存储初值的寄存器，能够通过换级电路RTL波形以及存储初值的寄存器，根据其运行频率转换输入输出信号、使能信号、地址信号，降低芯片的高功耗以及高发热现象，降低其出错效率。
- 专利分类
