[发明专利]仿真方法及电子设备

说明书

本公开提供一种仿真方法及电子设备，通过电路网表和激励文件进行仿真，得到时钟信号与数据信号的时间差值。由于电路网表仅包括芯片的时钟信号接收电路的网表和数据信号接收电路的网表，因此电路网表的结构较为简单，通过电路网表和激励文件进行仿真时，得到芯片的时钟信号和数据信号的时间差值的速度更快、所需时间更少，极大地提高了仿真效率。

技术领域

本公开涉及半导体技术领域，尤其涉及一种仿真方法及电子设备。

背景技术

低功耗双倍数据速率内存(Low Power Double Data Rate，简称：LPDDR)是一种半导体器件的通信标准。在采用LPDDR4、LPDDR5等标准的半导体器件中，半导体器件可以接收时钟信号和数据信号，并根据时钟信号对数据信号进行采样。当半导体器件设计完成后，可以通过仿真的方式，确定半导体器件实际接收到的时钟信号与数据信号的时间差值。使半导体器件能够在消除这个时间差值后，更加准确地根据时钟信号对数据信号进行采样。

但是，在现有技术中，确定半导体器件的时钟信号与数据信号的时间差值的仿真时间较长。因此，如何减少确定半导体器件的时钟信号与数据信号的时间差值的仿真时间，是本领域需要解决的技术问题。

发明内容

本公开提供一种仿真方法及电子设备，基于现有技术中确定芯片的时钟信号与数据信号的时间差值所需要的仿真时间较长的技术问题，本公开通过包括时钟信号接收电路的网表和数据信号接收电路的网表的电路网表和激励文件进行仿真，以减少仿真时钟信号与数据信号的时间差值所需要的仿真时间。

本公开第一方面提供一种仿真方法，包括：获取电路网表，所述电路网表包括时钟信号接收电路的网表和数据信号接收电路的网表，所述时钟信号接收电路用于接收时钟信号，所述数据信号接收电路用于接收数据信号；生成激励文件，所述激励文件包括时钟信息和数据信息；基于所述电路网表和所述激励文件进行仿真，获取所述时钟信号与所述数据信号的时间差值。

在本公开第一方面一实施例中，所述时钟信号接收电路的网表的数量和所述数据信号接收电路的网表的数量为1个。

在本公开第一方面一实施例中，所述数据信息包括第一数据信号和所述第一数据信号的传输速率。

在本公开第一方面一实施例中，第一数据信号的传输速率为6.4Gbit/s。

在本公开第一方面一实施例中，所述时钟信息包括所述时钟信号每次移位的时间和所述时钟信号移位的最大时间范围。

在本公开第一方面一实施例中，所述时钟信号每次移位的时间为0.01ns。

在本公开第一方面一实施例中，所述时钟信号移位的最大时间范围为-1.5T-1T，其中T为所述时钟信号的周期。

在本公开第一方面一实施例中，所述基于所述电路网表和所述激励文件进行仿真，获取所述时钟信号与所述数据信号的时间差值，还包括：基于所述电路网表和所述激励文件进行仿真，获取所述电路网表仿真得到的第二数据信号；比较所述第二数据信号和所述第一数据信号；确定所述第一数据信号和所述第二数据信号相同时所述时钟信号的移位时间范围；根据所述移位时间范围确定所述时钟信号与所述数据信号的时间差值。

在本公开第一方面一实施例中，所述时钟信号与所述数据信号的时间差值为所述移位时间范围的中间值。

本公开第二方面提供一种电子设备，包括：至少一个处理器和存储器；所述存储器存储计算机执行指令；所述至少一个处理器执行所述存储器存储的计算机执行指令，使得所述至少一个处理器执行如本公开第一方面任一项所述的方法。