“奇捷科技（深圳）有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果9个，建议您升级VIP下载更多相关专利

[发明专利]无需先验知识的逻辑功能更正方法、装置、设备及介质-CN202310871375.4有效
发明人：魏星;刁屹;林德基 -专利权人： 奇捷科技（深圳）有限公司
申请日： 2023-07-17 - 公布日： 2023-10-17 - 主分类号： G06F30/327 文献下载
摘要：本申请涉及无需先验知识的逻辑功能更正方法、装置、设备及介质；针对现有技术无法准确提取算术逻辑及分割网表的不足，所采用的方案为：首先，读取参考网表和目标网表；接着，通过预设的逻辑信息提取算法提取参考网表的第一算术逻辑边界信息，并提取目标网表的第二算术逻辑边界信息；接着，根据第一算术逻辑边界信息和第二算术逻辑边界信息，对目标网表和参考网表进行关键点匹配；接着，判断关键点匹配是否成功；接着，若关键点匹配成功，根据关键点匹配内容、第一算术逻辑边界信息以及第二算术逻辑边界信息，对目标网表和参考网表进行分割，得到分割后的目标网表、分割后的参考网表。前述方案可以准确提取算术逻辑及分割网表。
无需先验知识逻辑功能更正方法装置设备介质

[发明专利]门级网表的更正方法、装置、设备及存储介质-CN202310806190.5有效
发明人：魏星;刁屹;林德基 -专利权人： 奇捷科技（深圳）有限公司
申请日： 2023-07-04 - 公布日： 2023-09-19 - 主分类号： G06F30/327 文献下载
摘要：本申请涉及数字芯片设计技术领域，提供了门级网表的更正方法、装置、设备及存储介质，其中，该方法基于当前设计阶段的初始门级网表、上一设计阶段的初始门级网表、上一阶段的逻辑更正文本获取当前设计阶段的逻辑更正文本，并对当前设计阶段的初始门级网表、上一设计阶段的初始门级网表，基于上一设计阶段的逻辑更正文本对上一设计阶段的初始门级网表进行更正后获得的上一设计阶段的结果门级网表进行关键组件特征匹配，及在若匹配成功，基于当前设计阶段的逻辑更正文本对当前设计阶段的初始门级网表进行更正，得到当前设计阶段的结果门级网表。该方法提高了在数字芯片设计流程中对可测试设计阶段或布局布线阶段进行逻辑更正的效率。
门级网表更正方法装置设备存储介质

[发明专利]快速逻辑等价性验证方法、装置、设备及存储介质-CN202310875980.9在审
发明人：刁屹;魏星;林德基 -专利权人： 奇捷科技（深圳）有限公司
申请日： 2023-07-18 - 公布日： 2023-08-15 - 主分类号： G06F30/327 文献下载
摘要：本发明涉及集成电路等价性验证领域，公开了一种快速逻辑等价性验证方法、装置、设备及存储介质，用于提高逻辑等价性验证的效率。包括：读取目标电路的RTL文件及第一综合门级网表，将RTL文件作为参考文件；对第一综合门级网表进行数据提取，生成第一信息集合，通过第一信息集合进行中间操作逻辑分析，生成中间操作逻辑集合；通过中间操作逻辑集合进行模块数据提取，生成子模块逻辑数据集合；通过子模块逻辑数据集合对参考文件进行代码匹配，得到对应的RTL代码；过预置的内部综合器对RTL代码进行代码重组，生成第二综合门级网表；对第一综合门级网表及第二综合门级网表进行逻辑等价性验证，得到对应的逻辑等价性验证结果。
快速逻辑等价验证方法装置设备存储介质

[发明专利]逻辑更正方法、装置、设备及存储介质-CN202310819508.3在审
发明人：林德基;魏星;刁屹 -专利权人： 奇捷科技（深圳）有限公司
申请日： 2023-07-06 - 公布日： 2023-08-04 - 主分类号： G06F30/327 文献下载
摘要：本申请涉及数字芯片设计技术领域，提供了逻辑更正方法、装置、设备及存储介质，其中，该方法通过逻辑设计阶段生成的初始RTL文件、对数字芯片的设计逻辑进行更改后，在所述逻辑设计阶段生成的目标RTL文件、在所述逻辑综合阶段基于所述初始RTL文件生成的通用技术网表、在所述逻辑综合阶段基于所述目标RTL文件生成的通用技术网表、在所述逻辑综合阶段基于所述初始RTL文件生成的门级网表、在所述逻辑综合阶段基于所述目标RTL文件生成的门级网表生成所述逻辑更正文本，并基于所述逻辑更正文本对所述第一门级网表进行更正，得到所述逻辑综合阶段的目标门级网表，提高了对逻辑综合阶段的初始门级网表进行更正的成功率。
逻辑更正方法装置设备存储介质

[发明专利]可测试设计及布局布线阶段的逻辑功能更正方法及装置-CN202310787058.4在审
发明人：刁屹;魏星;林德基 -专利权人： 奇捷科技（深圳）有限公司
申请日： 2023-06-30 - 公布日： 2023-08-01 - 主分类号： G06F30/327 文献下载
摘要：本发明涉及数字芯片设计技术领域，特别涉及可测试设计及布局布线阶段的逻辑功能更正方法及装置；针对现有技术依赖性强、等价验证效率低以及寻找关键点的准确性低的不足，所采用的方案为：首先，读取R2R修改点文件、参考网表和目标网表；接着，根据R2R修改点文件、参考网表和目标网表，获取当前阶段的旧门级网表修改点；接着，对目标网表以及预选的匹配网表进行关键点匹配；接着，判断关键点匹配是否成功；接着，若匹配成功，根据当前阶段的旧门级网表修改点对目标网表进行修改直至目标网表与新的综合阶段门级网表的逻辑功能一致；最后，输出当前阶段的结果门级网表。通过前述方案，使得逻辑功能更正时各阶段的独立性好，准确性高。
测试设计布局布线阶段逻辑功能更正方法装置

[发明专利]一种芯片新版本电路的生成方法、设备和存储介质-CN202210371333.X有效
发明人：魏星;刁屹;林德基 -专利权人： 奇捷科技（深圳）有限公司
申请日： 2022-04-11 - 公布日： 2022-12-13 - 主分类号： G06F30/327 文献下载
摘要：本申请适用于计算机技术领域，提供一种芯片新版本电路的生成方法、设备和存储介质。一种芯片新版本电路的生成方法，包括：获取芯片的初始版本电路的寄存器传输级信息以及所述芯片的目标版本电路的寄存器传输级信息；根据所述芯片的初始版本电路的寄存器传输级信息与所述芯片的目标版本电路的寄存器传输级信息，确定物理补丁数据，所述物理补丁数据为描述所述初始版本电路与所述目标版本电路之间物理级别差异的信息；根据所述物理补丁数据以及所述初始版本电路的寄存器传输级信息，确定临时网表；根据所述临时网表，确定所述芯片的目标版本电路。通过自动化实现这一流程，提高修改准确率的同时大幅减少人力以及时间成本，节约时间与资金。
一种芯片新版本电路生成方法设备存储介质

[发明专利]一种芯片可测试设计的确定方法、设备和存储介质-CN202210343121.0有效
发明人：魏星;刁屹;林德基 -专利权人： 奇捷科技（深圳）有限公司
申请日： 2022-04-02 - 公布日： 2022-06-28 - 主分类号： G06F30/3308 文献下载
摘要：本申请适用于计算机技术领域，提供了一种芯片可测试设计的确定方法、设备和存储介质，所述方法包括：获取芯片的初始版本电路对应的寄存器传输级信息；获取所述芯片的目标版本电路对应的寄存器传输级信息；根据所述初始版本电路对应的寄存器传输级信息与所述目标版本电路对应的寄存器传输级信息，确定寄存器传输级差异信息组；根据所述寄存器传输级差异信息组以及所述初始版本电路，确定所述芯片的目标版本电路的可测试设计。本申请通过对前后版本电路的寄存器传输级信息的比对获得电路差异，并以之为准自动修改生成目标版本可测试设计，相较于人工更新可测试设计效率与准确率更高，有效降低了芯片版本更新的时间成本、简化了芯片版本更新的操作。
一种芯片测试设计确定方法设备存储介质

[发明专利]寄存器传输级信号映射构建方法、装置、设备和存储介质-CN202111343527.0有效
发明人：魏星 -专利权人： 奇捷科技（深圳）有限公司
申请日： 2021-11-13 - 公布日： 2022-05-31 - 主分类号： G06F30/327 文献下载
摘要：本发明涉及芯片设计制造技术领域，特别是涉及一种寄存器传输级信号映射构建方法、装置、设备和存储介质，所述寄存器传输级信号映射构建方法包括：获取寄存器传输级代码以及与所述寄存器传输级代码对应的网表级代码；根据所述寄存器传输级代码以及所述网表级代码构建电路；根据电路在硬件描述语言中的语法，将电路分割成若干个的模块；采用逻辑验证方法确定模块与模块之间的对应关系；获取要构建映射关系的寄存器传输级信号；根据模块对应关系，确定与所述寄存器传输级信号对应的网表级信号。本发明直接根据寄存器传输级代码中的信号建立与网表级代码中的信号的映射关系，实现简单且成本低，便于芯片的逻辑综合后的修改。
寄存器传输信号映射构建方法装置设备存储介质

[发明专利]一种电子设计自动化的全阶段功能变更系统-CN202110291075.X有效
发明人：魏星;刁屹;林德基 -专利权人： 奇捷科技（深圳）有限公司
申请日： 2021-03-18 - 公布日： 2021-09-14 - 主分类号： G06F30/327 文献下载
摘要：本发明公开了一种电子设计自动化的全阶段功能变更系统，光罩前遍历检验单元用于检索并验证IC设计的逻辑功能错误，且标记出逻辑功能错误的起始位置和结束位置；逻辑语言补丁生成单元用于自动生成用于修改逻辑功能错误的补丁且将补丁更替检验出的IC设计的逻辑功能错误；光罩后功能验证单元用于将对应IC设计的集成电路芯片划分为不同子模块，并且利用逆向反演推测模型计算子模块出错率并按顺序检验子模块的性能；布线变更单元用于建立IC设计与子模块的布线区域之间的对应关系，利用逻辑语言补丁生成单元更替IC设计的逻辑功能错误后更改对应布线区域内的电路设计；本发明通过增加补丁来变更网表逻辑功能或增加新逻辑功能，节省大量时间。
一种电子设计自动化阶段功能变更系统

1
共 9 条