[发明专利]包括传输晶体管的非易失性存储器装置在审
| 申请号： | 202210827355.2 | 申请日： | 2022-07-13 |
| 公开（公告）号： | CN115643760A | 公开（公告）日： | 2023-01-24 |
| 发明（设计）人： | 李泽徽;李载德;李豪峻;张盛弼 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H10B41/30 | 分类号： | H10B41/30;H10B41/40;H10B41/20;H10B43/30;H10B43/40;H10B43/20 |
| 代理公司： | 北京天昊联合知识产权代理有限公司 11112 | 代理人： | 赵南;肖学蕊 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种非易失性存储器装置包括：存储器单元区域、包括外围电路区域的第一类型的半导体衬底以及多个传输晶体管，其中，外围电路区包括第一区域和第二区域，第一区域是第二类型，并且包括第一掺杂区域、以及位于第一掺杂区域之下并且被配置为具有比第一掺杂区域高的掺杂浓度的第一阱区域，第二区域是第一类型，并且包括第二掺杂区域、以及位于第二掺杂区域之下并且被配置为具有比第二掺杂区域高的掺杂浓度的第二阱区域，多个传输晶体管之中的位于第一区域上的第一传输晶体管连接到串选择线或接地选择晶体管，多个传输晶体管之中的位于第二区域上的第二传输晶体管连接到字线，其中，正电压或负电压在第二传输晶体管的操作期间被施加到第二阱区域。 | ||
| 搜索关键词： | 包括 传输 晶体管 非易失性存储器 装置 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202210827355.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 低功耗的多次可编程非易失性存储单元及其存储器-202210375074.8
- 宁丹;王宇龙 - 成都锐成芯微科技股份有限公司
- 2022-04-11 - 2023-10-27 - H10B41/30
- 本发明涉及多次可编程非易失性存储单元及其存储单元组和存储器，所述存储单元包含：一个深N阱，第一P阱、第二P阱、和一个N阱，三者相互平行位于所述深N阱中，所述两个P阱被所述N阱分隔开；一个NMOS浮栅晶体管位于第一P阱中，该浮栅晶体管包含多晶硅浮栅及其下方的栅氧化物；一个电容位于第二P阱中，该电容包含一个或两个位于第二P阱中N型耦合区；所述第一P阱中的浮栅晶体管的浮栅及其栅氧化物，垂直于P阱与N阱的平行方向，延伸跨过N阱，直至覆盖第二P阱中的所述电容，分别形成该电容的上极板和栅氧化物。所述存储单元的编程和擦除操作，均通过富勒‑诺德海姆隧穿进行，可以大幅度降低功耗，而且擦除效率高。
- 闪存器件的形成方法-202011272719.2
- 刘宪周 - 上海华虹宏力半导体制造有限公司
- 2020-11-12 - 2023-10-27 - H10B41/30
- 本发明提供一种闪存器件的形成方法，通过在浮栅层以及浅沟槽隔离结构上形成图形化的光刻胶层，所述图形化的光刻胶层中具有开口，所述开口暴露出部分所述浅沟槽隔离结构和部分所述掩膜层；以所述图形化的光刻胶层为掩膜，刻蚀暴露出的所述浅沟槽隔离结构，以形成凹槽，所述凹槽的底壁低于所述有源区的表面；形成侧墙层，所述侧墙层覆盖所述凹槽的侧壁。所述侧墙层能够增加浮栅层与有源区之间的隔离效果，以减少漏电，并可以增大闪存器件的开启电流，以及减小闪存器件的关闭电流。
- 半导体结构的形成方法-202210337785.6
- 黄郁仁;谢竺君;廖修汉 - 华邦电子股份有限公司
- 2022-04-01 - 2023-10-24 - H10B41/30
- 一种半导体结构的形成方法，包括提供半导体基板，于其上形成多个浮置栅极，以及位于各浮置栅极之间的隔离结构；执行第一刻蚀工艺以凹蚀隔离结构，在各浮置栅极之间形成开口，并露出各浮置栅极的部分侧壁；顺应地形成衬层于开口中；执行离子注入工艺，将掺质注入衬层下方的隔离结构之中；以及执行第二刻蚀工艺，移除衬层以及衬层下方部分的隔离结构，使开口的底部形成渐缩的轮廓。通过本发明实施例的方法，可利用较便利的工艺进行浮置栅极之间的隔离结构的刻蚀，避免露出浮置栅极的底切结构，同时有助于后续的控制栅极的材料的填充。
- 集成组合件及形成集成组合件的方法-202280016890.8
- 罗双强;王东;张瑞;邢达;李晓;张佩琼;曾皛 - 美光科技公司
- 2022-02-03 - 2023-10-24 - H10B41/30
- 一些实施例包含一种组合件，其具有沿着存储器阵列区及接近所述存储器阵列区的另一区内的层阶分布的导电结构。所述导电结构包含含金属区之上的第一堆叠。半导体材料在所述第一堆叠内。第二堆叠在所述导电结构之上且包含交替导电层级及绝缘层级。单元材料柱在所述存储器阵列区内。所述单元材料柱包含通道材料。所述半导体材料直接接触所述通道材料。导电柱结构在所述另一区内。所述导电柱结构中的一些是虚设结构且具有完全沿着绝缘氧化物材料的底面。所述导电柱结构中的其它者是与CMOS电路系统电耦合的带电柱。一些实施例包含形成组合件的方法。
- 三维存储器-202110909609.0
- 姚兰;薛磊;华子群;胡思平;严孟;尹朋岸;张宇澄 - 长江存储科技有限责任公司
- 2021-08-09 - 2023-10-24 - H10B41/30
- 本申请公开了一种三维存储器，该三维存储器包括外围晶圆和阵列晶圆。外围晶圆包括第一外围结构和第二外围结构；阵列晶圆包括衬底以及位于衬底之上的待测试结构和多个互连部，其中，衬底中包括第一阱区和第二阱区，待测试结构包括第一连接端和第二连接端，多个互连部包括：第一互连部，将第一外围结构与第一阱区电连接；第二互连部，将第一外围结构与待测试结构的第一连接端电连接；第三互连部，将第二外围结构与第二阱区电连接；以及第四互连部，将第二外围结构与待测试结构的第二连接端电连接。
- 闪存器件的形成方法-201911204016.3
- 田伟思;邹荣;张金霜;王奇伟;陈昊瑜 - 上海华力微电子有限公司
- 2019-11-29 - 2023-10-24 - H10B41/30
- 本发明提供一种闪存器件的形成方法，在本发明提供的闪存器件的形成方法中，通过形成覆盖所述闪存区的所述半导体衬底的保护层，从而避免在后续去除所述逻辑区的所述介质层时，对所述闪存区的所述介质层造成损伤。进一步的，由于所述半导体衬底覆盖有所述介质层，在后续去除所述保护层和剩余的所述介质层的过程中，能够避免对所述半导体衬底造成损伤。
- 存储器、共享字线的叠栅闪存阵列结构及其结构版图-202310946012.2
- 王卉;曹子贵 - 上海华虹宏力半导体制造有限公司
- 2023-07-28 - 2023-10-20 - H10B41/30
- 本发明提供了一种存储器、共享字线的叠栅闪存阵列结构及其结构版图。具体的，其通过采用两列存储单元共用一个列共享位线的方式，实现闪存阵列中的每个存储单元的面积在X方向上仅由1.5条所述列共享位线所在的第一金属线层上的金属线的最小间距决定；然后，再通过将两行存储单元所对应的4条行控制栅线和2条行字线中的一半设置在第二金属线层上，而其另一半则设置在第三金属线层的方式，实现每个存储单元的面积在Y方向上仅有1.5条所述第二金属线层或第三金属线层上的金属线的最小间距决定，即，每个存储单元中的一个存储位的面积相较于现有技术中的1.5×Pm1×Pm2缩小到1.15×Pm1×Pm2，实现了在同一工艺节点下，节省了25％的面积，有效缩减了阵列结构中每个存储单元的面积。
- 非挥发性内存元件-202310064239.4
- 范德慈;黄义欣;郑宗文 - 物联记忆体科技股份有限公司
- 2023-01-13 - 2023-10-17 - H10B41/30
- 本发明公开一种非挥发性内存元件，包括至少一个内存单元，内存单元包括衬底、堆叠结构、穿隧介电层、浮置闸极、控制闸极结构和抹除闸极结构。堆叠结构设置在衬底上，并且包括依序堆叠的闸极介电层、辅助闸极和绝缘层。穿隧介电层位于堆叠结构一侧的衬底上。浮置闸极设置在穿隧介电层上，并包括最上边缘和曲面侧壁。控制闸极结构覆盖浮置闸极的曲面侧壁。抹除闸极结构覆盖浮置闸极和控制闸极结构，且浮置闸极的最上边缘被嵌入至抹除闸极结构中。
- 具有气隙的半导体装置及其制造方法-202010332861.5
- 余秉隆;邵柏竣 - 华邦电子股份有限公司
- 2020-04-24 - 2023-10-17 - H10B41/30
- 本发明提供一种具有气隙的半导体装置及其制造方法，半导体装置包括多个栅极堆叠、衬层以及介电堆叠。多个栅极堆叠，设置于衬底上。衬层顺应覆盖多个栅极堆叠与衬底。介电堆叠，位于多个栅极堆叠上的衬层上。在相邻两个栅极堆叠上的衬层与介电堆叠之间具有气隙，气隙的高度大于相邻两个栅极堆叠的高度。气隙包括下部、中部与上部。下部位于相邻两个栅极堆叠之间，下部的侧壁与底部裸露出衬层。中部的侧壁裸露出介电堆叠。上部的侧壁裸露出介电堆叠，上部的顶面被介电堆叠覆盖。本发明实施例中可以形成高度与形状均匀且体积相当大的气隙，而不需要额外经由光刻工艺。
- 存储器元件及其制造方法-202010861511.8
- 许哲睿;童盈辅;吕俊昇;黄国峰;郭郁琦;李旺达 - 华邦电子股份有限公司
- 2020-08-25 - 2023-10-17 - H10B41/30
- 本发明实施例提供一种存储器元件及其制造方法。存储器元件包括栅极堆叠结构、第一绝缘层、第二绝缘层、以及第一间隙壁。栅极堆叠结构设置于衬底上。第一绝缘层覆盖栅极堆叠结构的顶面与侧壁。第二绝缘层覆盖第一绝缘层的表面。栅极堆叠结构的顶角区域被第一绝缘层与第二绝缘层覆盖。第一间隙壁位于栅极堆叠结构的侧壁上，且覆盖第二绝缘层的表面。第一间隙壁的最顶端低于第二绝缘层的最顶面。
- 非挥发性存储装置及其制造方法-201910107966.8
- 卜伟海;俞少峰 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2019-02-02 - 2023-10-17 - H10B41/30
- 一种非挥发性存储装置及其制造方法，所述装置包括：半导体鳍片，具有第一端部和第二端部，第一端部沿第一方向延伸至所述第二端部；其中，第一端部和第二端部之间为通道区；分别位于半导体鳍片相对两侧的第一控制栅和第二控制栅，第一控制栅和第二控制栅沿第一方向延伸；位于第一控制栅和半导体鳍片之间的第一浮栅，第一浮栅至少部分覆盖通道区一侧的侧壁表面；位于第二控制栅和半导体鳍片之间的第二浮栅，第二浮栅至少部分覆盖通道区另一侧的侧壁表面。其中，第一控制栅和第二控制栅共用一个半导体鳍片，提高了器件的集成度，减小了对衬底的占用面积，满足了对器件尺寸日益微缩的要求。
- 存储器的制造方法-202011264156.2
- 于涛 - 上海华虹宏力半导体制造有限公司
- 2020-11-12 - 2023-10-13 - H10B41/30
- 本发明提供一种存储器的制造方法中，通过在介质层中形成第一连接层和第二连接层，所述第一连接层和所述第二连接层在第一方向上相间隔，所述第一连接层包括多个第一接触结构，所述第二连接层包括多个第二接触结构，所述第一接触结构与所述第二接触结构在第二方向上间隔交替，其中，所述多个第一接触结构分别对准所述第一栅极结构、所述第二栅极结构、所述第三栅极结构和所述第四栅极结构，所述多个第二接触结构分别对准所述第一字线、所述第二字线和所述源线。如此，可以增加第一接触结构与第二接触结构之间的间距，避免第一接触结构与第二接触结构之间击穿。此外，可以较容易的将栅极结构接出，由此可以较容易的提高器件的存储密度。
- 非易失性半导体存储器件-201810788699.0
- 周步康;张城绪 - 长鑫存储技术有限公司
- 2018-07-18 - 2023-10-13 - H10B41/30
- 本发明提供一种非易失性半导体存储器件，包括MOS晶体管以及依次沉积于MOS晶体管的漏极区上方的阻挡层、浮栅、隧穿氧化层和控制栅；其中，栅极区连接至工作电压，当栅极区在工作电压下，源极区至漏极区的沟道导通，使漏极区的电压一致于源极区；源极区连接至第一电压，控制栅连接至第二电压，当第一电压和第二电压使隧穿氧化层两端的电势差超过阈值，隧穿氧化层被隧穿；以及阻挡层用于阻挡浮栅中的电荷向漏极区流失。本发明的技术方案可以提供一种基于DRAM架构的新型非易失性存储器件，实现多位非易失性数据存储功能。
- 半导体存储装置-202210748981.2
- 长谷川渓太;中塚圭祐 - 铠侠股份有限公司
- 2022-06-28 - 2023-10-10 - H10B41/30
- 实施方式提供一种能够容易地判别贴合垫间的短路不良与存储器柱间的短路不良的半导体存储装置。本实施方式的半导体存储装置具备第1芯片、第2芯片、及多个贴合垫。第1芯片具有在第1方向上贯通多个配线层的多个存储器柱。第2芯片与第1芯片贴合。多个贴合垫设置在第1芯片与第2芯片的贴合面。多个贴合垫包含：第1贴合垫，将多个存储器柱中的第1存储器柱电连接于多个晶体管中的任一个晶体管；以及第2贴合垫，从第1方向观察时与第1贴合垫相邻，将多个存储器柱中的第2存储器柱电连接于多个晶体管中的任一个晶体管。从第1方向观察时，第2存储器柱不与第1存储器柱相邻。
- 半导体存储装置-202211005761.7
- 须田圭介;铃木亮太;山田健太 - 铠侠股份有限公司
- 2022-08-22 - 2023-10-10 - H10B41/30
- 实施方式提供一种能够容易地制造的半导体存储装置。实施方式的半导体存储装置具备：多个存储块(BLK)，排列在第1方向(Y)上；以及多个位线(BL)，在第1方向上延伸，排列在第2方向(X)上，且与多个存储块排列在第3方向(Z)上。多个存储块分别具备：多个第1导电层(110)，排列在第3方向上；第2导电层(112)，相对于多个第1导电层设置在与第3方向的多个位线(BL)相反的一侧；多个半导体层(120)，在第3方向上延伸，与多个第1导电层对向，第3方向上的一端电连接于第2导电层，第3方向上的另一端电连接于多个位线；以及多个电荷存储膜，设置在多个第1导电层与多个半导体层之间。多个第1导电层及第2导电层在多个存储块之间被相互分断。
- 存储元件及其制造方法-202210290791.0
- 韦承宏;尤建祥 - 华邦电子股份有限公司
- 2022-03-23 - 2023-10-10 - H10B41/30
- 本发明提供一种存储元件及其制造方法，存储元件包括基底、多个堆叠结构以及保护层。多个堆叠结构沿着第一方向排列在基底的阵列区上，且每一堆叠结构沿着不同于第一方向的第二方向延伸。在存储元件的剖视图中，每一堆叠结构自基底依序包括电荷存储结构、控制栅极及顶盖层，且顶盖层具有多层结构。保护层覆盖堆叠结构的侧壁。电荷存储结构沿第一方向的宽度、控制栅极沿第一方向的宽度及顶盖层沿第一方向的宽度彼此实质上相等。
- 竖直型存储器件及其制造方法及包括存储器件的电子设备-202110252928.9
- 朱慧珑 - 中国科学院微电子研究所
- 2021-03-08 - 2023-10-10 - H10B41/30
- 公开了一种竖直型存储器件及其制造方法及包括该存储器件的电子设备。根据实施例，该存储器件可以包括：相对于衬底处于第一高度的第一源/漏层以及处于不同于第一高度的第二高度的第二源/漏层；连接第一源/漏层和第二源/漏层的沟道层；以及包括存储功能层的栅堆叠。存储功能层在沟道层的侧壁上延伸，并从沟道层的侧壁在面内延伸到第一源/漏层的侧壁和第二源/漏层的侧壁上。
- 半导体存储器-201910180265.7
- 永岛贤史;荒井史隆 - 铠侠股份有限公司
- 2019-03-11 - 2023-10-10 - H10B41/30
- 发明提供半导体存储器，具备：基板；第1构件，在第1方向延伸并包括第1半导体层；第1布线，在第2方向延伸；第2布线，在第2方向延伸并在第3方向与第1布线相邻；第1存储单元，在第1布线与第1构件间存储信息；第2存储单元，在第2布线与第1构件间存储信息；第2构件，在第1方向延伸，在第1方向设置在第1构件上方并包括第2半导体层；第3布线，在第1方向设置在第1布线上方并在第2方向延伸；第4布线，在第2方向延伸并在第3方向与第3布线相邻；第3存储单元，在第3布线与第2构件间存储信息；第4存储单元，在第4布线与第2构件间存储信息；第3半导体层，设置在第1构件与第2构件间，并与第1半导体层和第2半导体层连续。
- 一种改善金属浮栅存储器读取性能的方法-202310538539.1
- 陈彩云;顾珍;张磊;陈昊瑜 - 上海华力集成电路制造有限公司
- 2023-05-12 - 2023-10-03 - H10B41/30
- 本发明提供一种改善金属浮栅存储器读取性能的方法，半导体结构包括多个凹槽，凹槽之间填充有覆盖多晶硅结构的氧化物；依次沉积隧穿氧化层、ALD TiN层和第一ALD氧化层；光刻定义出存储区；去除非存储区上的第一ALD氧化层、ALD TiN层和隧穿氧化层；沉积第二ALD氧化层；去除存储区氧化物上表面及存储区的凹槽底部的第二ALD氧化层、第一ALD氧化层、ALD TiN层和隧穿氧化层；并去除非存储区的氧化物上表面及凹槽底部的第二ALD氧化层；对半导体结构进行高温热处理，并进行第一次离子注入；对半导体结构的表面进行预处理，以改善半导体结构中异质结的界面状态；在半导体结构表面沉积TiN阻挡层；在存储区和非存储区的凹槽内填充钨。
- 闪存的形成方法-202310789623.0
- 杨辉;张连宝;董健;王廉明;王卉 - 上海华虹宏力半导体制造有限公司
- 2023-06-29 - 2023-10-03 - H10B41/30
- 本发明提供了一种闪存的形成方法，包括：在衬底内形成有源区，在衬底上依次形成耦合氧化层、浮栅多晶硅层、氮化硅层和硬掩膜层，硬掩膜层为硅酸乙酯基二氧化硅；使用丙二醇一甲醚或丙二醇一甲醚乙酸酯清洗硬掩膜层的表面；将剩余的丙二醇一甲醚或丙二醇一甲醚乙酸酯去除；在硬掩膜层上依次形成抗反射层和光刻胶层；图形化光刻胶层和抗反射层；根据图案化的光刻胶层和抗反射层依次干法刻蚀硬掩膜层、氮化硅层、浮栅多晶硅层、耦合氧化层和有源区，形成浅沟槽；向浅沟槽填充氧化物，以形成浅沟槽隔离结构。本发明对硬掩膜层的表面进行清洗，防止硬掩膜层内的一些物质与抗反射层进行反应，最后防止了浅沟槽隔离结构底部向有源区出现凹陷的情况。
- 一种自对准接触区处理方法、槽孔结构及芯片-202310928547.7
- 杜怡行;陈华伦;顾林;王壮壮;姚春 - 华虹半导体（无锡）有限公司
- 2023-07-27 - 2023-10-03 - H10B41/30
- 本发明属于半导体加工技术领域，尤其涉及一种自对准接触区处理方法、槽孔结构及芯片；通过在漏（Drain）区预设浅沟槽隔离STI（Shallow Trench Isolation）结构顶端或在晶圆上投影、映射区域移除预设的层间电介质ILDs（Inter Layer Dielectrics）并填充第四中间介质（840）；进而结合蚀刻过程分别定义出第一槽型待填区（871）和第二孔型待填区（872），再结合刻蚀过程去除上述区域底部与侧墙同材质的隔离介质，改善了隔离区的电介质分布；其中，若采用湿法刻蚀来定义槽孔结构，则不存在负载效应LE（Loading Effect）的影响，而CESL（Contact Etch Stop Layer）刻蚀阶段由于封端氮化物CN（Capped Nitride）被削去的风险减小，也规避了控制栅CG（Control Gate）的桥接（Bridge）风险，增大了自对准接触SAC（Self Aligned Contact）过程的工作窗口（Window）。
- 一种自对准隔离方法、膜结构及芯片-202310929313.4
- 杜怡行;顾林;陈华伦;王壮壮;姚春 - 华虹半导体（无锡）有限公司
- 2023-07-27 - 2023-10-03 - H10B41/30
- 本发明属于半导体制造技术领域，尤其涉及一种自对准隔离方法、膜结构及芯片；基于自对准源SAS（Self Aligned Source）架构，于漏端Drain接触区CT（ConTact）以SAC（Self Aligned Contact）工艺制备长方形接触区CT，以封端氮化物（Capped Nitride）和间隔氮化物（Spacer Nitride）作自对准隔离，在接触区CT的刻蚀过程中承担阻挡层，使得源/漏接触区的结构变得一致，避免了刻蚀过程中槽（Trench）‑孔（Hole）间的负载效应LE（Loading Effect）；降低工艺难度的同时，因其字线WL（Word Line）上不存在硅化物（Salicide），可规避字线WL到接触区CT的桥接（Bridge），增大了接触区CT到控制栅CG（Control Gate）的工艺窗口；其轨道（Rail）结构的源端，将侧墙分摊到了控制栅CG和漏Drain，使得控制栅多晶硅无须过多收缩（Shrink）；其工艺兼容度高，更易于实现。
- 半导体存储装置-202210774067.5
- 清水公志郎 - 铠侠股份有限公司
- 2022-07-01 - 2023-10-03 - H10B41/30
- 实施方式提供能够适当地制造的半导体存储装置，具备：沿第1方向(Z)排列的多个第1导电层(WL)；相对于多个第1导电层设置于第1方向的一侧的位线(BL)；设置于多个第1导电层与位线间的第2导电层(SGDT)及第1绝缘层(SHE)；与多个第1导电层及第2导电层对置的第1半导体柱(120)；及与第1半导体柱的位线侧的端部连接的第1通孔接触电极(Ch)。在设第1绝缘层的位线侧的端部在第1方向上的位置为第1位置(P
- 闪存器件的制造方法-202310789474.8
- 朱景润;沈思杰;冯英 - 上海华虹宏力半导体制造有限公司;华虹半导体（无锡）有限公司
- 2023-06-29 - 2023-10-03 - H10B41/30
- 本发明提供了一种闪存器件的制造方法，在衬底内的隔离沟槽中形成隔离层，隔离层的表面高于所述衬底且隔离层的部分侧壁暴露；形成浮栅层，以覆盖衬底表面及隔离层的表面和部分侧壁，且浮栅层的厚度小于衬底表面与隔离层表面之间的高度差；在浮栅层上形成保护层；进行平坦化处理，使所述隔离层与所述保护层齐平，以暴露隔离层侧壁上的浮栅层；将隔离层侧壁上暴露的部分浮栅层转化为氧化层，以使隔离层侧壁上的浮栅层与衬底上的浮栅层齐平；去除保护层和氧化层，以暴露浮栅层。本发明控制了浮栅层在形成时的厚度，并通过形成保护层和氧化层提高了浮栅层的厚度均匀性，从而提高了闪存器件的存储性能。
- 闪存器件的制造方法-202310789490.7
- 朱景润;沈思杰;孙文建 - 上海华虹宏力半导体制造有限公司;华虹半导体（无锡）有限公司
- 2023-06-29 - 2023-10-03 - H10B41/30
- 本发明提供了一种闪存器件的制造方法，在衬底内的隔离沟槽中形成隔离层，隔离层的表面高于所述衬底且隔离层的部分侧壁暴露；形成浮栅层，以覆盖衬底表面及隔离层的表面和部分侧壁，且浮栅层的厚度小于衬底表面与隔离层表面之间的高度差；在浮栅层上形成保护层；进行平坦化处理，使隔离层表面与衬底上的浮栅层表面之间的高度差小于一定厚度，以暴露隔离层侧壁上的浮栅层；去除所述保护层，以暴露所述浮栅层。本发明控制了浮栅层在形成时的厚度，并通过形成保护层以在平坦化处理过程中保护浮栅层，避免浮栅层的厚度均匀性降低，从而提高了闪存器件的形貌稳定性和存储性能。
- 半导体装置和该半导体装置的制造方法-202211323175.7
- 郑盛旭;白智希;郑帐喜 - 爱思开海力士有限公司
- 2022-10-27 - 2023-09-29 - H10B41/30
- 提供了一种半导体装置和该半导体装置的制造方法。该半导体装置包括：栅极结构，其包括交替层叠的导电层和绝缘层；多个沟道结构，所述多个沟道结构穿透栅极结构，所述多个沟道结构布置在第一方向上；多个切割结构，各个切割结构在分别穿透所述多个沟道结构中的每一个的同时将所述多个沟道结构中的每一个分别隔离成多个分割沟道结构；以及多条互连线，其位于栅极结构上方并且在第一方向上延伸。所述多个切割结构中的每一个具有包括在倾斜于第一方向的方向上延伸的延伸部的大致十字(+)形状。
- 多晶硅层的形成方法-202310892889.8
- 张磊;关长利;高毅 - 华虹半导体（无锡）有限公司;上海华虹宏力半导体制造有限公司
- 2023-07-19 - 2023-09-29 - H10B41/30
- 公开了一种多晶硅层的形成方法，包括：提供一衬底，该衬底包括第一区域和第二区域，第一区域用于集成元胞器件，第二区域用于集成逻辑器件，衬底上形成有第一氧化层，第一氧化层上形成有第一氮化层，衬底、第一氧化层和第一氮化层中形成有STI结构；通过刻蚀降低STI结构的高度，使第一氮化层的上表面高于STI结构的上表面；依次形成第二氮化层和第二氧化层，第二氮化层覆盖第一氮化层和STI结构暴露的表面；去除第一区域的第一氮化层、第二氧化层和第二氮化层且去除第二区域的第二氧化层；形成多晶硅层，多晶硅层覆盖第一区域和第二区域；进行平坦化处理，直至第二区域的第二氮化层暴露；进行刻蚀，直至第一区域的STI结构暴露，去除第二区域的多晶硅层。
- 半导体存储装置-202211040306.0
- 越田树;石川贵之;间部谦三;桑原大辅 - 铠侠股份有限公司
- 2022-08-29 - 2023-09-29 - H10B41/30
- 实施方式提供能够实现可靠性的提高的半导体存储装置。实施方式的半导体存储装置具备：半导体层，在第1方向上延伸；导电层，在与第1方向交叉的第2方向上与半导体层相对；电荷蓄积层，设置于半导体层与导电层之间；第1绝缘层，设置于半导体层与电荷蓄积层之间；及第2绝缘层，设置于导电层与电荷蓄积层之间。半导体层具有在第2方向上朝向电荷蓄积层突出的至少一个突部。突部的第1方向的位置比电荷蓄积层的与半导体层相对的面的第1方向的两端的角部靠内侧。
- 存储器元件及其制造方法-202010376547.7
- 杨文忠;陈仕锡;林威璋 - 力晶积成电子制造股份有限公司
- 2020-05-07 - 2023-09-29 - H10B41/30
- 本发明公开一种存储器元件及其制造方法，所述制造方法包括以下步骤。在基底上形成有包括隧穿介电层以及浮置栅极的多个堆叠结构。在基底上形成包括氮化衬层的衬材料层。氮化衬层的顶表面低于浮置栅极的顶表面且高于隧穿介电层的顶表面。在基底上形成覆盖衬材料层的隔离材料层。对隔离材料层进行氧化制作工艺且移除部分的隔离材料层，以形成隔离结构。在基底上形成覆盖多个堆叠结构与隔离结构的栅间介电层。在基底上形成覆盖栅间介电层的控制栅极。
- 半导体存储器装置及其制造方法和包括其的电子系统-202310157791.8
- 徐枝延;罗相虎;韩太钟 - 三星电子株式会社
- 2023-02-23 - 2023-09-26 - H10B41/30
- 提供了一种半导体存储器装置和电子系统。该半导体存储器装置包括：外围电路结构，其包括外围电路衬底；外围电路元件，其位于外围电路衬底上；以及布线结构，其连接到外围电路元件；以及存储器单元结构，其设置在外围电路结构上。该存储器单元结构包括：单元衬底，其包括单元阵列区、延伸区和贯穿区；模制结构，其包括以台阶形式顺序地设置在单元阵列区和延伸区上的多个栅电极、以及顺序地设置在贯穿区上的多个模制牺牲膜；沟道结构，其与单元阵列区上的多个栅电极交叉；以及单元接触件，其在延伸区上穿透模制结构，并且被配置为连接多个栅电极中的至少一个和布线结构。
- 专利分类
