[发明专利]查找表电路、芯片及计算机设备在审
| 申请号： | 202210381506.6 | 申请日： | 2022-04-13 |
| 公开（公告）号： | CN114968172A | 公开（公告）日： | 2022-08-30 |
| 发明（设计）人： | 吴志伟 | 申请（专利权）人： | 深圳云豹智能有限公司 |
| 主分类号： | G06F7/505 | 分类号： | G06F7/505;G06F7/501 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 518000 广东省深圳市前海深港合作区前*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请提供一种查找表电路、芯片及计算机设备，本申请提供的查找表电路，通过设置至少二组查找表电路，每组查找表电路设置一个第一查找表单元和至少一个第二查找表单元。然后将第一查找表单元的输出位宽配置为查找表电路的输出数据的位宽，以存储查找表电路需预存的数据的原始值，以及将第二查找表单元的输出数据的位宽配置为小于查找表电路的输出数据的位宽，以存储查找表电路需预存的数据的差值，节省查找表单元中元素的占用位宽。再配合少量的加法器和选择器，可以在减少组合逻辑选择电路的数量的情况下实现大型查找表的功能，从而改善目前大型查找表占用芯片面积进而造成芯片面积大幅增加的问题。 | ||
| 搜索关键词： | 查找 电路 芯片 计算机 设备 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳云豹智能有限公司，未经深圳云豹智能有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202210381506.6/，转载请声明来源钻瓜专利网。
- 上一篇：查找表电路、芯片及电子设备
- 下一篇：双向运动的自走式行波型直线超声波电机
- 同类专利
- 一种进位逻辑电路-202211066540.0
- 余康;沈培福;孔彪;王长龙;刘贝贝;张敏 - 深圳市紫光同创电子有限公司
- 2022-09-01 - 2023-08-29 - G06F7/505
- 本申请公开了一种进位逻辑电路。该进位逻辑电路的第一查找表的第一至第五输入端分别用于接收第一至第五输入信号，第一查找表的第一输出端耦接至进位级联多路复用器的第一输入端，第一查找表的第二输出端为进位逻辑电路的第一输出端；第二查找表的第一至第三输入端分别耦接至第一查找表的第一至第三输入端，第二查找表的第四至第五输入端分别耦接至第一级联多路复用器的输出端和第二级联多路复用器的输出端，第二查找表的第一输出端耦接至进位级联多路复用器的选择端；第二查找表的第二输出端为进位逻辑电路的第二输出端；本申请提供的进位逻辑电路，释放出第一查找表的一个输出资源用于配置附加功能，大幅度提高了进位逻辑电路的函数表达能力。
- 一种用于伊辛芯片的局部搜索方法及电路-201810942150.2
- 陈虎;吕思懿;万江华;汪东 - 中国人民解放军国防科技大学
- 2018-08-17 - 2023-08-15 - G06F7/505
- 本发明公开一种用于伊辛芯片的局部搜索方法及电路，该方法步骤包括：S1.预先将由所需输入问题映射得到的伊辛模型系数分为多组，将得到的各分组伊辛模型系数进行求和运算后，得到多组系数求和数据；S2.将各组系数求和数据提供给伊辛芯片中各自旋计算节点，各自旋计算节点根据相连各自旋计算节点的自旋状态，使用各分组系数求和数据计算局部搜索项；该电路包括预分组求和模块、局部搜索模块。本发明具有实现方法简单、所需成本低、硬件开销小以及效率高等优点。
- 基于三值逻辑运算器的MSD并行加法器及其构造方法-201911066871.2
- 金翊;沈云付;欧阳山;彭俊杰;张俊杰;王宏健 - 上海大学
- 2019-11-04 - 2023-07-14 - G06F7/505
- 本发明提供了一种基于三值逻辑运算器的MSD并行加法器的构造方法，采用符合MSD加法充分条件的5个三值逻辑运算器构造MSD并行加法器。在排列三值逻辑运算器时：可采用如下任意方法：每次将n位的三值运算器重构成一种三值逻辑运算器，经过5次重构实现；每次在n位的三值运算器上重构出输入相同的两个三值逻辑运算器，经过3次重构实现；在n位的三值运算器上同时重构出5个三值逻辑运算器，经过1次重构实现；用不可重构的各相应三值逻辑运算器取代上述重构过程；各三值逻辑运算器通过存储器传递中间数据，或将前一级三值逻辑运算器的输出端直接连接下一级三值逻辑运算器的输入端来传递中间数据。同时提供了一种基于三值逻辑运算器的MSD并行加法器。
- 一种基于光运算的多进制加法器单元-202211541377.9
- 杨熠隆 - 杨熠隆
- 2022-12-02 - 2023-06-23 - G06F7/505
- 本发明公开一种基于光运算的多进制加法器单元，第一部分分成三个模块，包括光源模块、光运算模块以及模数转化模块；光运算模块为光运算设备，包括旋光器和选择性透光器，输入信号经导线传入选定的液晶片，通过数字化电压对其呈扭曲方式排列晶体数量进行控制；初始偏振光由激光器产生后进入由输入信号控制的选定液晶片，依靠数量受控的扭曲方式排列晶体对激光进行旋光计算；利用偏振片的滤光作用——即只允许偏振方向与偏振片规定方向相同的光线透过——对出射光运算模块的光的光强进行限制，最终计算结果以光强形式呈现。本发明的有益效果：在硬件层面能直接进行多进制运算，运算相同数据消耗更少缓存空间，并提供更高运算速度提供，同时后期可微型化。
- 用多比特加法器并行进行多个少比特加法的方法及应用-202010550924.4
- 谢峥 - 眸芯科技（上海）有限公司
- 2020-06-16 - 2023-06-16 - G06F7/505
- 本发明公开了用多比特加法器并行进行多个少比特加法的方法及应用，涉及数据处理技术领域。一种用多比特加法器并行进行多个少比特加法的方法，包括步骤：对一个N输入的多比特加法器，将每一个输入的指定比特设置为0以将所述多比特加法器分割成多个少比特加法器，利用分割形成的多个少比特加法器并行进行少比特加法，所述N为大于2的自然数。本发明可以利用多比特加法器并行进行多个少比特加法以减少计算周期，其不仅无需增加额外的硬件，而且能够有效地提高芯片硬件利用率和算力。
- 可扩展可编程逻辑单元及可编程逻辑块结构-201910210318.5
- 高丽江;韦援丰;陈柱佳;卫博;蔡刚;魏育成;杨海钢 - 中科亿海微电子科技（苏州）有限公司;中国科学院电子学研究所
- 2019-03-19 - 2023-04-14 - G06F7/505
- 一种可扩展可编程逻辑单元及可编程逻辑块结构。其中，可扩展可编程逻辑单元，包括：第二查找表，包含：第一查找表和算术逻辑单元(ALU)，其中第一查找表的两个输出连接至该ALU的输入；以及第二寄存器组，包含多组第二寄存器，分别与第二查找表的各个输出进行连接；其中，ALU具有算术运算和任意两输入函数功能。可编程逻辑块结构包括可扩展可编程逻辑单元以及细粒度可编程逻辑单元，通过二者的组合和级联，实现所需要的函数操作。该可扩展可编程逻辑单元能够实现两输入函数，避免了采用多输入查找表实现两输入函数的资源浪费以及性能降低的风险；不需要再通过互联资源额外连接至第三个k输入查找表，解决了逻辑级数较多和资源的浪费等问题。
- 一种MSM在多GPU下的优化方法及装置-202310007035.7
- 李星;张守恒;叶经纬 - 上海致居信息科技有限公司
- 2023-01-03 - 2023-04-11 - G06F7/505
- 本申请公开了一种MSM在多GPU下的优化方法及装置，方法考虑到实际应用场景中，通常会有多张显卡并存的情况，针对在零知识证明中小电路规模可以使用查表法的情况下，通过利用多张显卡与单张显卡的不同进一步扩大算法中窗口大小c，进而提升MSM性能的方法，且通过公式[n/c
- 基于多类型近似计算单元的可变位宽加法器树生成系统-202210904372.1
- 张浩;孙红兵 - 中国电子科技集团公司第十四研究所
- 2022-07-29 - 2023-03-21 - G06F7/505
- 本发明涉及一种基于多类型近似计算单元的可变位宽加法器树生成系统，包括信号输入模块、加法器树构造模块、计算及结果输出模块。信号输入模块的输入端A接收两组加数并对位宽进行定义；其输入端B接收所需精度bit位数并对精度比较模块进行初始化。加法器树构造模块的输入端接收两组加法数；初始化分别调用近似计算单元库与布尔门逻辑单元库；迭代过程中将结合用户输入精度要求对不同层级选择不同类型近似计算单元。计算及结果输出模块将上一级中生成的近似加法器树模块进行近似加法运算，完成最终的近似计算任务。本发明实现了近似加法运算的位宽动态配置，使精度和功耗的选择更加灵活，解决了现有近似加法动态配置方案精度不佳的技术问题。
- 二进制乘积累加系统和方法的超低功率和低面积解决方案-202210742898.4
- L·路易斯;S·P·辛格;F·G·德安布罗吉 - 意法半导体股份有限公司;意法半导体国际有限公司
- 2022-06-27 - 2023-01-13 - G06F7/505
- 本公开的各实施例涉及二进制乘积累加系统和方法的超低功率和低面积解决方案。使用权重的多个部分副本执行二进制乘积累加操作的数据结构和微控制器架构。目的地寄存器位置、源寄存器位置和权重寄存器位置被接收。使用权重寄存器位置，基于所接收的滤波器索引值将权重位的子集复制所选择的次数。权重的子集的每个副本被并行执行。使用源寄存器位置，基于权重的子集的大小来选择输入位的子集，其中输入位的子集从输入位的先前子集移位一位。对权重的子集的副本中的每个对应位和输入位的所选择的子集中的每个对应位执行XOR操作。在对应目的地子位置中，每个XOR操作的输出彼此聚合并且每个XOR操作的输出与对应目的地子位置的当前值聚合。
- 一种两位、三位的近似加法器和一种近似加法器-201910524629.9
- 焦海龙;杨春梅 - 北京大学深圳研究生院
- 2019-06-18 - 2023-01-03 - G06F7/505
- 本申请公开了一种近似加法器、两位的近似加法器和三位的近似加法器，属于集成电路技术领域，通过降低计算精度来实现集成电路可观的节能。由于近似加法器可以在循环累加的过程中对计算的错误进行补偿，不但可使加法器的功耗更低，更使得近似加法器的计算更准确。
- 一种基于单极型晶体管的四位树形超前进位加法器及芯片-202210710758.9
- 陈荣盛;刘坤荣;陈德润;徐煜明 - 华南理工大学
- 2022-06-22 - 2022-10-14 - G06F7/505
- 本发明公开了一种基于单极型晶体管的四位树形超前进位加法器及芯片，其中加法器采用差分逻辑门构成，所述差分逻辑门由多个单极型氧化物薄膜晶体管组成，所述四位树形超前进位加法器的进位链路采用Koggle—Stone并行算法进行优化。本发明加法器仅由单极型晶体管构成，适用于可大面积制备的柔性电子技术；另外，利用Koggle—Stone并行算法优化进位链路，可以在不改变超前进位特性的前提下，对布线进行优化，增加中间环节，进而优化布线提高稳定性。本发明可广泛应用于半导体集成电路领域。
- 一种低位宽输入-低位宽输出的加法器树单元及近似乘加方法-202210759303.6
- 黄科杰;王楚惠;沈海斌;范继聪;徐彦峰 - 浙江大学;中国电子科技集团公司第五十八研究所
- 2022-06-29 - 2022-10-04 - G06F7/505
- 本发明公开了一种低位宽输入‑低位宽输出的加法器树单元及近似乘加方法，该单元包括编码及解码电路、低位宽输入‑低位宽输出的近似加法器树电路、累加求和电路、误差修正电路；当输入一组n个低位宽的数据与权重，能够最终输出一个同低位宽的乘加结果。该方法对输入的权重进行基‑4布斯编码后再进行解码操作，重构后得到部分积阵列，规模为n×m，其中n为行数，m为列数。对部分积阵列的每一列通过低位宽输入‑低位宽输出的近似加法器树计算相加得到一个低位宽输出，得到的m个低位宽输出经过累加后，对累加结果进行补偿后输出，即为加法器树单元最终的输出结果。该方法能够优化卷积操作中大量的乘加运算，并可实现低功耗、高速度地完成计算任务。
- 查找表电路、芯片及电子设备-202210381493.2
- 吴志伟 - 深圳云豹智能有限公司
- 2022-04-13 - 2022-08-30 - G06F7/505
- 本申请提供一种查找表电路、芯片及电子设备，本申请提供的查找表电路，通过设置一个第一查找表单元和至少一个第二查找表单元，将第一查找表单元的输出位宽配置为查找表电路的输出数据的位宽，以存储查找表电路需预存的数据的原始值，以及将第二查找表单元的输出数据的位宽配置为小于查找表电路的输出数据的位宽，以存储查找表电路需预存的数据的差值，节省查找表单元中元素的占用位宽，再配合少量的加法器和选择器，可以在减少组合逻辑选择电路的数量的情况下实现大型查找表的功能，从而改善目前大型查找表占用芯片面积进而造成芯片面积大幅增加的问题。
- 查找表电路、芯片及计算机设备-202210381506.6
- 吴志伟 - 深圳云豹智能有限公司
- 2022-04-13 - 2022-08-30 - G06F7/505
- 本申请提供一种查找表电路、芯片及计算机设备，本申请提供的查找表电路，通过设置至少二组查找表电路，每组查找表电路设置一个第一查找表单元和至少一个第二查找表单元。然后将第一查找表单元的输出位宽配置为查找表电路的输出数据的位宽，以存储查找表电路需预存的数据的原始值，以及将第二查找表单元的输出数据的位宽配置为小于查找表电路的输出数据的位宽，以存储查找表电路需预存的数据的差值，节省查找表单元中元素的占用位宽。再配合少量的加法器和选择器，可以在减少组合逻辑选择电路的数量的情况下实现大型查找表的功能，从而改善目前大型查找表占用芯片面积进而造成芯片面积大幅增加的问题。
- 一种基于进位旁路加法器的存内计算装置-202210559249.0
- 乔树山;曹景楠;尚德龙;周玉梅 - 中科南京智能技术研究院
- 2022-05-23 - 2022-08-05 - G06F7/505
- 本发明涉及一种基于进位旁路加法器的存内计算装置，涉及存内计算领域，包括输入驱动模块、SRAM阵列、进位旁路加法器和多个D触发器，所述输入驱动模块用于为所述SRAM阵列中每行SRAM提供一个输入脉冲信号，各SRAM用于存储权重，各行SRAM中每个SRAM对应一个第一与门，各第一与门的第一输入端连接对应行的输入脉冲信号，各第一与门的第二输入端连接对应的SRAM的输出，各行第一与门的输出共线连接到所述进位旁路加法器的输入端，所述进位旁路加法器用于对所述SRAM阵列中各列第一与门输出的数据进行逐列相加，所述进位旁路加法器的输出连接各D触发器的输入。本发明提高了存内计算的加法速度。
- 结合行波进位加法器与可路由传播/生成信号在FPGA上构建动态块大小进位跳跃加法器-202210108842.3
- 马塞尔·戈特 - EFINIX有限公司
- 2022-01-28 - 2022-08-02 - G06F7/505
- 本发明涉及一种加法器，该加法器在现场可编程门阵列(FPGA)中实现。加法器具有第一行波进位加法器块，用于加法器的最低有效位。加法器具有块大小不同的多个进位跳跃加法器块。每个块大小与输入到块的位宽有关。块大小不同的进位跳跃加法器块用于加法器的多个位。加法器具有第二行波进位加法器块，用于加法器的最高有效位。
- 基于忆阻器的加法器、驱动方法及电子设备-202210450982.9
- 王义楠;李清江;王伟;傅星智;王伟贺;李智炜;徐晖;刁节涛;陈长林;刘森;宋兵;刘海军;于红旗;王玺;步凯;王琴;曹荣荣 - 中国人民解放军国防科技大学
- 2022-04-26 - 2022-07-08 - G06F7/505
- 本申请提供了一种基于忆阻器的加法器、驱动方法及电子设备，其中，基于忆阻器的加法器包括：1T1R阵列、N个外围电路，所述1T1R阵列包括依次设置的第一1T1R子阵列、第二1T1R子阵列、第三1T1R子阵列、第四1T1R子阵列、第五1T1R子阵列，所述第一1T1R子阵列、所述第二1T1R子阵列、所述第三1T1R子阵列、所述第四1T1R子阵列分别包括N个1T1R单元，所述第五1T1R子阵列包括N+1个1T1R单元，各1T1R单元包括忆阻器及MOS管。通过本申请提供的基于忆阻器的加法器，可以实现计算结果非易失，通过CCAU实现进位操作，减少了计算时延，此外，加法器的主体面积较小并且易于集成。
- 一种基于忆阻器阵列潜流路径的加法器快速计算方法-201811299086.7
- 景乃锋;李桃中;李彤;王琴;蒋剑飞;贺光辉;毛志刚 - 上海交通大学
- 2018-11-02 - 2022-07-01 - G06F7/505
- 本发明公开了一种基于忆阻器阵列潜流路径的加法器快速计算方法，包括如下步骤：1)进位潜流路径映射，预先计算R
- 查找表电路、芯片及电子设备-202210381464.6
- 吴志伟 - 深圳云豹智能有限公司
- 2022-04-13 - 2022-06-07 - G06F7/505
- 本申请提供一种查找表电路、芯片及电子设备，本申请提供的查找表电路，通过设置一个第一查找表单元和多个第二查找表单元，将第一查找表单元的输出位宽配置为查找表电路的输出数据的位宽，以存储查找表电路需预存的数据的原始值，以及将第二查找表单元的输出数据的位宽配置为小于查找表电路的输出数据的位宽，以存储查找表电路需预存的数据的差值，节省查找表单元中元素的占用位宽，再配合少量的加法器和选择器，可以在减少组合逻辑选择电路的数量的情况下实现大型查找表的功能，从而改善目前大型查找表占用芯片面积进而造成芯片面积大幅增加的问题。
- 基于混合数据输入的存算一体电路、芯片及计算装置-202111240214.2
- 索超;吴强 - 上海后摩智能科技有限公司
- 2021-10-25 - 2022-01-04 - G06F7/505
- 本公开实施例公开了一种基于混合数据输入的存算一体电路、芯片、计算装置，其中，该电路包括：存储计算单元阵列、混合数据输入单元阵列；混合数据输入单元阵列中的混合数据输入单元包括计算数据输入子单元、存储数据输入子单元、数据切换子单元、数据输入端口和数据切换信号输入端口；存储数据输入子单元与对应的数据存储子单元连接，计算数据输入子单元与对应的多个计算子单元连接；数据切换子单元用于根据数据切换信号输入端口输入的数据切换信号，将数据输入端口接收的数据输入数据存储子单元或计算子单元。本公开实施例相比传统的存储数据输入单元和计算数据输入单元分开设置的方案，通过设置混合数据输入单元，减小了电路布局的面积。
- 一种高灵活度低带宽的SSD主控芯片的运算加速电路-202120154416.4
- 廖裕民;范科伟;刘承;李超;刘福荣;王俊 - 深圳安捷丽新技术有限公司
- 2021-01-20 - 2021-08-03 - G06F7/505
- 本实用新型公开了一种高灵活度低带宽的SSD主控芯片的运算加速电路，包括：互联阵列、运算阵列和存储器；所述运算阵列包括命令读取单元、回写控制单元和多个运算模块；每一运算模块包括输入队列处理单元、逻辑运算单元和输出队列处理单元；上述方案通过互联阵列让所有逻辑运算单元相连，每一运算模块在完成自身对应的逻辑运算后通过互联阵列自动将运算结果发往下一运算模块，待所有运算均完成后通过会写控制单元将最终运算结果存储于存储器中，并通过所述命令读取单元进行回读。当需要进行不同的逻辑运算时，只需编辑相应层级的命令数据包输入到本实用新型的加速电路即可，从而极大提高了逻辑运算的效率和灵活度。
- 一种基于MOS晶体管的基本运算电路及其扩展电路-201910382396.3
- 洪钦智;王志君;梁利平 - 中国科学院微电子研究所
- 2019-05-09 - 2021-07-13 - G06F7/505
- 本发明属于半导体技术领域，公开了一种基于MOS晶体管的基本运算电路，包括：MOS晶体管；所述MOS晶体管的漏极连接电源端VDD，所述MOS晶体管的源极作为电路输出端；MOS晶体管的栅极作为第一输入端，MOS晶体管的衬底作为第二输入端；其中，第一输入端采用二值输入a：VDD/VG
- 一种水下传感器及定位系统-201910156594.8
- 贾智平;王倩;王天雨;张志勇;刘珂;蔡晓军 - 山东大学
- 2019-03-01 - 2021-05-04 - G06F7/505
- 本公开提供了一种水下传感器及定位系统。其中，一种水下传感器，包括ReRAM和控制器，所述控制器与ReRAM相连；所述ReRAM包括内存模块和欧几里得度量模块；所述内存模块用于缓存输入数据；所述欧几里得度量模块包括若干个并行度量模块，每个并行度量模块包括加法计算模块、开方计算模块和若干个并行计算模块；所述并行计算模块包括第一减法运算阵列和第一乘法运算阵列；所述并行计算模块用于并行计算欧几里得度量公式中的每个加数；所述加法计算模块用于完成对并行计算模块各单元运算结果的求和过程，并将结果作为开方计算模块的输入数据。
- 用于在基于加法器的电路中处理数据的系统和方法-201710063784.6
- J·查特文;J·位索基 - 索尼公司
- 2017-02-04 - 2020-11-13 - G06F7/505
- 本申请涉及用于在基于加法器的电路中处理数据的系统和方法。本文公开了在诸如集成电路的基于加法器的电路中处理数据的系统和方法的各种方面。根据一种实施例，将第一加数编码为第一一元数。第一一元数包括令牌比特。将第二加数编码为第二一元数。基于第二一元数在第一一元数中的令牌比特上执行第一移位操作。执行第一移位操作以生成输出一元数。将生成的输出一元数解码成对应于第一加数和/或第二加数的数表示的数表示。解码数表示指示第一加数和第二加数的和。
- 加法器-201710350866.9
- 王伟;刘臻;钱丰;李彦霖 - 龙芯中科技术有限公司
- 2017-05-18 - 2020-11-06 - G06F7/505
- 本发明提供一种加法器，通过在加法计算电路中，采用稀疏树进位电路，同时先根据第一输入值和第二输入值提前计算出第一输出值，根据第一输入值、第二输入值和1提前计算出第二输出值，再根据实际进位值在两个输出值中选择求和的结果，以及求和加1的结果，使得加法器电路结构可同时计算两个多位二进制数的求和以及求和加1，并能够简化电路结构，提高加法器的性能。
- 一种用于神经网络处理器的加法器和乘法器-201711202435.4
- 韩银和;许浩博;王颖 - 中国科学院计算技术研究所
- 2017-11-27 - 2020-07-31 - G06F7/505
- 本发明提供一种用于神经网络处理器的加法器和乘法器。其中所述加法器，包括：至少一个加法装置，所述加法装置包括一个异或非门、第一与非门和第二与非门，所述异或非门以两个比特位A
- 二进制并联加法器和乘法器-201911329031.0
- F·因代利卡托 - 美光科技公司
- 2019-12-20 - 2020-07-07 - G06F7/505
- 本发明描述一种算术逻辑单元ALU，其包含二进制、并联加法器和乘法器以进行算术运算。所述ALU包含加法器电路，其耦合到多路复用器以接收针对于加法运算或乘法运算的输入运算元。在所述乘法运算期间，所述ALU配置成基于第一运算元和第二运算元而确定部分乘积运算元且经由所述多路复用器将所述部分乘积运算元提供到所述加法器电路，且所述加法器电路配置成提供具有等于所述第一运算元和所述第二运算元的乘积的值的输出。在加法运算期间，所述ALU配置成经由所述多路复用器将所述第一运算元和所述第二运算元提供到所述加法器电路，且所述加法器电路配置成提供具有等于所述第一运算元和所述第二运算元的总和的值的所述输出。
- 宽字高速分段式进位加法器、计数器及乘法器-201920764408.4
- 何群 - 何群
- 2019-05-16 - 2020-03-06 - G06F7/505
- 一种属于计算机算术运算部件的宽字高速分段式进位加法器、计数器及乘法器。采用超前进位与结点进位相结合的结构，将4位超前进位加法器与进位控制原件组成1个结点，各结点用单链串接。可根据各结点产生的条件控制接通或切断链路，动态地将该链分割为若干段，每一段保持着本段内各结点所需的进位状态实现求和运算。该设计首次运用网络数字总线开关高速开/断的特性实现字宽可单线串接扩展，具有原件少、连线少、速度快的特点。用同类型原件，可实现128位的加法运算的时延接近8位超前进位加法的时延；其原理组成的128位计数器、64位乘法器，计数频率接近16位同步计数器的计数频率、运算时延小于32位wallace乘法器的时延。
- 一种数据处理电路-201910220308.X
- 不公告发明人 - 福州麦辽自动化设备有限公司
- 2019-03-22 - 2019-08-02 - G06F7/505
- 本发明涉及一种数据处理电路，包括运算单元，所述运算单元与第一数据输入端口及第二数据输入端口连接，所述运算单元用于将所述第一输入端口输入的第一数据与所述第二输入端口输入的第二数据进行数据运算并输出给处理器进行处理。本发明提供的数据处理电路能够高数据处理效率，降低数据处理成本。
- 新型快速加法器-201910330150.1
- 陈新豫 - 陈新豫
- 2019-04-23 - 2019-07-23 - G06F7/505
- 新型快速加法器属于计算机硬件的处理器设计领域,可以减少一般加法器的门电路级数从而提高计算机的运行速度,通过运用两组记录模块记录信号,在两组记录模块完成记录信号后,一组记录模块的有信号单元向另一组记录模块的无信号单元转移记录信号,完成运算数据的化简,之后进行数据的加法运算,减少了运算的时间。
- 专利分类
