“眸芯科技（上海）有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果81个，建议您升级VIP下载更多相关专利

[发明专利]基于导向滤波的图像边缘处理方法及应用-CN202110969770.7有效
发明人：李香花;何珊;孙德印;朱钧 -专利权人： 眸芯科技（上海）有限公司
申请日： 2021-08-23 - 公布日： 2023-10-03 - 主分类号： G06T5/00 文献下载
摘要：本发明公开了基于导向滤波的图像边缘处理方法及应用，涉及数字图像处理技术领域。所述方法包括步骤：获取输入图像和引导图像；采集设置的用于弱去噪的第一矩形窗口wk1和用于强去噪的第二矩形窗口wk2；用窗口wk1做导向滤波弱去噪，用窗口wk2做导向滤波强去噪；根据两个窗口对应的滤波系数得到去噪强度绝对差，并根据绝对差获取对应的滤波权重；以及，获取强去噪结果图像的边缘梯度的值后判断需要进行边缘平滑处理的像素信息；基于弱去噪结果图像结合滤波权重对像素进行边缘平滑处理，得到最终结果图像。本发明在抑制图像噪声、保持边缘细节的同时能够做到边缘平滑，去噪强度和边缘平滑强度可以单独分别控制，适用性广，灵活性强。
基于导向滤波图像边缘处理方法应用

[发明专利]可直连外设设备的自启动DMA装置及应用-CN202110872757.X有效
发明人：张格毅;袁力;胡扬央 -专利权人： 眸芯科技（上海）有限公司
申请日： 2021-07-30 - 公布日： 2023-09-29 - 主分类号： G06F13/28 文献下载
摘要：本发明公开了可直连外设设备的自启动DMA装置及应用，涉及DMA数据处理技术领域。所述自启动DMA装置包括DMA控制器、监测模块和数据整理模块，监测模块用于监测外设低速总线上外设设备的数据传输请求信息，并在判定达到预设数量阈值时发出针对外设设备的数据直接搬运自启动请求；数据整理模块不经过前述外设低速总线直接连接前述外设设备，用于在接收到前述数据直接搬运自启动请求时，对发起前述数据传输请求的外设设备中的存储数据进行数据整理后，将整理后的数据经前述高速总线搬运至系统存储器中。本发明能够避免因外设设备请求过多导致的低速总线拥堵，提高了系统的数据处理性能。
可直连外设设备启动 dma 装置应用

[发明专利]基于局部非均匀分辨率的视频图像处理设备、系统及方法-CN201811212816.5有效
发明人：韦虎;何珊;孙德印 -专利权人： 眸芯科技（上海）有限公司
申请日： 2018-10-18 - 公布日： 2023-08-29 - 主分类号： H04N7/18 文献下载
摘要：本发明公开了基于局部非均匀分辨率的视频图像处理设备、系统及方法，涉及图像处理技术领域。该视频图像处理设备包括：存储器，用以存储数据和指令；处理器，能够确定监控视频图像中的至少一个关注区域；以及在视频编码或传输前，对监控视频图像进行非均匀分辨率映射处理获得小尺寸视频图像，其中为所述关注区域分配更多的分辨率，同时保持映射后的每帧视频图像的矩形形状和大小以便编码压缩。本发明能够在已有带宽、硬件能力、录像存储代价的限制下，兼顾保证监控视野范围和提升视频分析、回放和预览时的警戒区局部视频分辨率。
基于局部均匀分辨率视频图像处理设备系统方法

[发明专利]宽输入共模范围的LVDS接收电路及芯片-CN202310060754.5在审
发明人：黄泽祥;张开伟 -专利权人： 眸芯科技（上海）有限公司
申请日： 2023-01-19 - 公布日： 2023-07-25 - 主分类号： H03F3/45 文献下载
摘要：本发明公开了宽输入共模范围的低压差分信号LVDS接收电路及芯片，涉及数据处理电路技术领域。所述LVDS接收电路的输入级包括第一级输入端和第二级输入端、两组PMOS管输入差分对、电平移位模块，以及用作开关的PMOS晶体管PM5、参考电压模块和偏置电路模块；偏置电路模块用于提供偏置电流I0和其控制配置，用于在输入共模电平位于中间电平或者在参考电压附近时，调低输出的偏置电流I0以补偿两组PMOS管输入差分对同时工作时的电路跨导Gm增大。本发明不仅能够在低电源电压下实现接近轨到轨的输入共模范围，而且电路跨导Gm随共模变化较小，显著降低了电路的速度、增益、迟滞等受输入共模变化的影响。
输入模范 lvds 接收电路芯片

[发明专利]适用于JPEG的多核并行硬件编码方法和装置-CN202011154936.1有效
发明人：雷理;韦虎;张云;刘守浩 -专利权人： 眸芯科技（上海）有限公司
申请日： 2020-10-26 - 公布日： 2023-07-25 - 主分类号： H04N19/436 文献下载
摘要：本发明公开了适用于JPEG的多核并行硬件编码方法和装置，涉及图像编码技术领域。所述方法包括步骤：获取待编码图像，将待编码图像分割为多个MCU行；通过编码器进行多线程JPEG并行编码；其中，所述编码器包括多个JPEG编码核，通过多个JPEG编码核同时启动各自所在MCU行的编码以并行编码，在压缩完各自MCU行的末尾MCU块后，插入一个各自的重启标识符进行数据阻断；整张图像编码完成后，将多组MCU行的码流按顺序进行码流重组。本发明的多核基于MCU行展开并行计算，显著提升了JPEG图像的编码速度，并且不会降低压缩率，不带来额外内存开销。
适用于 jpeg 多核并行硬件编码方法装置

[发明专利]U-Boot下动态加载启动应用程序的方法及装置-CN202310444403.4在审
发明人：王奎;孙德印;马全伟;秦建鑫;史东东 -专利权人： 眸芯科技（上海）有限公司
申请日： 2023-04-24 - 公布日： 2023-07-21 - 主分类号： G06F9/445 文献下载
摘要：本发明公开了一种U‑Boot下动态加载启动应用程序的方法及装置，涉及嵌入式系统技术领域。所述方法包括步骤：采集需要在U‑Boot中加载的应用程序的源文件信息；获取该源文件中对全局变量的引用信息和对函数的调用信息，对引用的全局变量和调用的函数进行处理以得到位置无关的代码文件；对前述位置无关的代码文件进行编译以生成位置无关的可执行二进制文件；对前述位置无关的可执行二进制文件进行修正，得到最终的位置无关的可执行二进制文件；在U‑Boot中加载前述最终的位置无关的可执行二进制文件，引导前述应用程序启动。本发明可以显著减少加载应用程序过程中对内存容量的需求，降低了嵌入式设备的成本。
boot 动态加载启动应用程序方法装置

[发明专利]芯片仿真中基于仿真波形的信息处理方法、装置及应用-CN202310274154.9在审
发明人：袁力;胡扬央 -专利权人： 眸芯科技（上海）有限公司
申请日： 2023-03-21 - 公布日： 2023-07-18 - 主分类号： G06F30/30 文献下载
摘要：本发明公开了一种芯片仿真中基于仿真波形的信息处理方法、装置及应用，涉及芯片开发技术领域。该方法包括步骤：获取被测IP模块的IP级仿真波形文件；按照IP级测试案例的仿真时序对前述总线传输信号进行解析，得到总线传输状态随时间的变化信息，根据前述总线传输状态的变化判断是否触发代码转换操作；在触发代码转换操作时，根据当前的总线传输状态得到对应的总线配置信息，并形成对应的SoC级测试案例代码，所述SoC级测试案例代码用于前述被测IP模块的SoC接口总线配置。本发明实现了不同验证环境中测试案例的接口总线配置的自动转换，可以提高将IP级验证环境中的测试案例进行移植的效率，从而可以缩短芯片研发周期。
芯片仿真基于波形信息处理方法装置应用

[发明专利]简化集成电路专业工具的方法及应用-CN201910448169.6有效
发明人：袁力;胡扬央 -专利权人： 眸芯科技（上海）有限公司
申请日： 2019-05-27 - 公布日： 2023-07-18 - 主分类号： G06F8/38 文献下载
摘要：本发明公开了简化集成电路专业工具的方法及应用，涉及计算机软件技术领域。一种简化集成电路专业工具的方法，包括：对集成电路专业工具的接口进行改造，在集成电路专业工具上搭建集成电路专业工具端服务器，设计与集成电路专业工具端服务器进行通信的用户端GUI；所述集成电路专业工具端服务器用于采集用户端GUI针对集成电路专业工具发出的操作指令信息，并根据该操作指令信息操作集成电路专业工具，以及获取集成电路专业工具运行过程中的信息并将获取的信息传到用户端GUI中进行显示。本发明能够对集成电路专业工具软件进行简化改造，方便非专业用户操作。
简化集成电路专业工具方法应用

[发明专利]HEVC中邻近块的运动矢量存储方法及系统-CN202111233758.6有效
发明人：雷理;张云;韦虎 -专利权人： 眸芯科技（上海）有限公司
申请日： 2021-10-22 - 公布日： 2023-07-18 - 主分类号： H04N19/44 文献下载
摘要：本发明公开了一种HEVC中邻近块的运动矢量存储方法及系统，涉及视频解码技术领域。所述方法包括：初始化步骤，通过树编码块行缓存上记载的前述当前树编码块的上侧树编码块的运动矢量MV信息初始化上侧寄存器组；解析步骤，解析当前树编码块，对树编码块内部的CU信息进行动态更新，通过不同的寄存器组分别动态存储解析过程中每个CU的上侧MV信息、左侧MV信息信息、内部MV信息和左上侧MV信息和右上侧MV信息；其中，采用动态回收机制将该CU左上侧PU的MV信息写入相应位置的左上寄存器组。本发明通过采用回收机制，能够利用较小的寄存器资源实现HEVC帧间解码时邻近MV的存储，显著降低了存储MV时的占用资源。
hevc 邻近运动矢量存储方法系统

[发明专利]用多比特加法器并行进行多个少比特加法的方法及应用-CN202010550924.4有效
发明人：谢峥 -专利权人： 眸芯科技（上海）有限公司
申请日： 2020-06-16 - 公布日： 2023-06-16 - 主分类号： G06F7/505 文献下载
摘要：本发明公开了用多比特加法器并行进行多个少比特加法的方法及应用，涉及数据处理技术领域。一种用多比特加法器并行进行多个少比特加法的方法，包括步骤：对一个N输入的多比特加法器，将每一个输入的指定比特设置为0以将所述多比特加法器分割成多个少比特加法器，利用分割形成的多个少比特加法器并行进行少比特加法，所述N为大于2的自然数。本发明可以利用多比特加法器并行进行多个少比特加法以减少计算周期，其不仅无需增加额外的硬件，而且能够有效地提高芯片硬件利用率和算力。
比特加法器并行进行多个少加法方法应用

[发明专利]DMA链表模式下的数据处理方法、装置及系统-CN202310137923.0在审
发明人：张格毅;袁力;胡扬央 -专利权人： 眸芯科技（上海）有限公司
申请日： 2023-02-20 - 公布日： 2023-06-02 - 主分类号： G06F13/32 文献下载
摘要：本发明公开了DMA链表模式下的数据处理方法、装置及系统，涉及DMA数据处理技术领域。所述方法包括步骤：针对数据搬运任务，获取内存中设置的DMA链表信息和DMA传输配置信息；对前述数据搬运任务对应的多个链表配置链表编号，记录各链表的链表编号和传输配置信息的映射关系，并将所述映射关系存储于DMA内部；在进行DMA链表传输时，记录链表传输笔数，并根据当前待搬运数据所属的链表传输笔数N从DMA内部读取链表编号为N的链表对应的传输配置信息，根据前述传输配置信息发起链表传输。本发明有效降低了链表传输过程中访问DMA外部的存储器的次数，提升了DMA的访问效率，提高了数据传输处理效率。
dma 模式数据处理方法装置系统

[发明专利]耐高压的电流舵数模转换器及芯片-CN202310056578.8在审
发明人：黄泽祥;张开伟 -专利权人： 眸芯科技（上海）有限公司
申请日： 2023-01-19 - 公布日： 2023-05-30 - 主分类号： H03M1/66 文献下载
摘要：本发明公开了耐高压的电流舵数模转换器及芯片，涉及数模转换器技术领域。所述电流舵数模转换器，包括电流源矩阵模块，电流源矩阵模块用于将输入的差分控制信号转换成相应的模拟输出信号；电流源矩阵模块包含保护器件，保护器件串联在电流源器件上进行分压，同时通过偏置电压产生电路的支路为各保护器件提供所需偏置电压；如此，当电源电压较高时，通过配置保护器件和偏置电压，可以在正常工作模式和关断模式下都对各器件进行保护。本发明有效解决了器件的超压问题，提高了器件使用寿命，尤其适合于需要使用普通低耐压器件设计实现耐高电源电压的数模转换器的应用场景，降低了生产成本，提高了芯片制造工艺选择的灵活性。
高压电流数模转换器芯片

[发明专利]转换芯片EDA仿真配置的方法、装置及应用-CN202010239746.3有效
发明人：袁力;张地;胡扬央;韦虎;查翔;张未 -专利权人： 眸芯科技（上海）有限公司
申请日： 2020-03-30 - 公布日： 2023-05-26 - 主分类号： G06F30/398 文献下载
摘要：本发明公开了转换芯片EDA仿真配置的方法、装置及应用，涉及芯片仿真验证技术领域。一种转换芯片EDA仿真配置的方法，包括步骤：运行UVM的测试案例时，通过监控装置获取APB配置口的运行参数并按预设数据格式生成第一中间文件：将前述第一中间文件转换成C代码测试脚本；在C代码仿真环境中运行前述C代码测试脚本，通过监控装置获取C代码仿真时的运行参数并按前述预设数据格式生成第二中间文件；比对第一中间文件和第二中间文件是否一致以判断配置转换的正确性。本发明通过在不同仿真环境中设置监控装置生成数据格式统一的中间文件进行比对,提高配置转换的准确性、可靠性，降低测试脚本的出错概率。
转换芯片 eda 仿真配置方法装置应用

[发明专利]通用多核并行解码器系统及其应用-CN202011154537.5有效
发明人：雷理;张云;韦虎;贾大中 -专利权人： 眸芯科技（上海）有限公司
申请日： 2020-10-26 - 公布日： 2023-05-23 - 主分类号： H04N19/436 文献下载
摘要：本发明公开了通用多核并行解码器系统及其应用，涉及视频解码技术领域。所述系统包括通信连接的解码固件和多核硬件解码加速器，二者之间以视频码流中的Slice层级数据作为交互单元；解码固件用于解析视频码流上层的非熵编码数据，多核硬件解码加速器用于处理视频码流中宏块层的解码任务；多核硬件解码加速器包括预处理器模块和至少两个同构的全功能硬件解码器，预处理器模块用于视频码流的熵解码任务；每个全功能硬件解码器负责一行宏块行的解码，并使两个相邻的上下行中正在解码的宏块至少间隔两个宏块。本发明的并行度不受条/片分割数量限制，实现了通用解码，可扩展性好，并行处理效率高。
通用多核并行解码器系统及其应用

[发明专利]基于多模块的多任务处理方法、装置及系统-CN201911361100.6有效
发明人：董虎;梅佳希;孙德印;陈胤凯;韦虎;何珊;王奎;秦建鑫;马全伟;周大鹏;张君宝;高金锁;史东东;朱钧;李香花;杨伟;游源祺;涂治国;赵帅;翟瑞伟 -专利权人： 眸芯科技（上海）有限公司
申请日： 2019-12-25 - 公布日： 2023-05-02 - 主分类号： G06F9/48 文献下载
摘要：本发明公开了基于多模块的多任务处理方法、装置及系统，涉及计算机多任务处理技术领域。所述方法包括步骤：将每个任务中的命令按照所请求的硬件模块构建硬件模块任务表，所述任务之间互不依赖；根据任务表为各硬件模块分配待处理的任务；硬件模块执行各自的任务，当执行的任务中包括多个命令时，切换到双寄存器模式；在所述双寄存器模式下，每个硬件模块包括两组寄存器，一组寄存器执行当前命令时另一组寄存器获取下一个命令的配置参数进行寄存器配置，第一个命令执行完成时硬件模块切换到另一种组寄存器执行下一个命令。本发明使得硬件模块能够在最大性能下进行工作，节省了处理流程调度和配置寄存器参数的耗时。
基于模块任务处理方法装置系统

1
2
3
4
5
6
下一页»
尾页
共 81 条