[发明专利]半导体器件及其制造方法有效
| 申请号： | 202110486503.4 | 申请日： | 2021-04-30 |
| 公开（公告）号： | CN113224139B | 公开（公告）日： | 2023-05-09 |
| 发明（设计）人： | 白杰;赵文礼 | 申请（专利权）人： | 长鑫存储技术有限公司 |
| 主分类号： | H01L29/161 | 分类号： | H01L29/161;H01L29/78;H01L21/336 |
| 代理公司： | 北京同立钧成知识产权代理有限公司 11205 | 代理人： | 朱颖;刘芳 |
| 地址： | 230011 安徽省合肥*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请实施例提供了一种半导体器件及其制造方法，该半导体器件包括衬底、SiGe外延层、保护层及PMOS栅极，该衬底的表面至少包括一个PMOS区域；SiGe外延层生长于衬底的表面，且位于PMOS区域；保护层覆盖于SiGe外延层的表面；PMOS栅极位于保护层的表面。即本申请通过在SiGe外延层的表面生成一保护层，可以在PMOS器件制造过程中，有效保护SiGe外延层表面不被损伤，提高PMOS器件的载流子迁移率，进而提升PMOS器件的电学性能。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司，未经长鑫存储技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202110486503.4/，转载请声明来源钻瓜专利网。
- 上一篇：一种电机上盖组装设备
- 下一篇：三维物体打印方法、打印装置及存储介质
- 同类专利
- 一种硅锗选择性外延生长工艺及FinFET结构的形成方法-202310371825.3
- 三重野文建 - 顾赢速科技（合肥）有限公司
- 2023-04-04 - 2023-08-25 - H01L29/161
- 本申请提供一种硅锗选择性外延生长工艺及FinFET结构的形成方法，所述硅锗选择性外延生长工艺包括：对半导体衬底表面执行预处理工艺；采用不含氯元素的硅源和锗源作为反应物，采用卤素化合物作为催化物，仅在所述半导体衬底表面形成硅锗外延层。本申请提供一种硅锗选择性外延生长工艺及FinFET结构的形成方法，采用不含氯元素的硅源和锗源作为反应物，可以在形成外延源漏时避免损害器件，从而提高器件可靠性。
- 包括拉伸应变和压缩应变的鳍片部分的鳍片堆叠-202180076382.4
- 程慷果;J·弗鲁吉尔;谢瑞龙;朴灿鲁 - 国际商业机器公司
- 2021-11-08 - 2023-07-14 - H01L29/161
- 提供了一种鳍式单片半导体结构、其制造方法和半导体器件。该鳍式单片半导体结构包括衬底层(21)，相对于衬底层垂直延伸的鳍片结构，该鳍片结构包括垂直堆叠的层，其包括具有第一应变类型的底部半导体鳍区(34)，具有第二应变类型的顶部层半导体鳍区(26”)，以及在顶部半导体鳍片区(26”)和底部半导体鳍片区之间且将其电隔离的介电层(36A)，其中第一应变类型与第二应变类型不同。制造结构的方法包括在电介质层(22)内形成至少一个沟槽(24)并向下延伸至衬底层(21)，在至少一个沟槽(24)内并与衬底层(21)相邻地外延形成底部半导体基础区，其中外延形成底部半导体基础区进一步包括通过纵横比俘获在底部半导体基区内的缺陷，在底部半导体基底区上的至少一个沟槽(24)内外延形成第一半导体鳍片区(34)，该第一半导体鳍片区(34)具有第一应变类型，以及在第一半导体鳍片区域(34)上方的至少一个沟槽(24)内外延形成第二半导体鳍片区域(26”)，该第二半导体鳍片区域(26')具有第二应变类型，其中该第一应变类型与该第二应变类型不同。包括鳍式单片半导体结构的半导体器件在相同鳍的电隔离部分具有不同的应变特性。
- 半导体器件及其制造方法-202110486503.4
- 白杰;赵文礼 - 长鑫存储技术有限公司
- 2021-04-30 - 2023-05-09 - H01L29/161
- 本申请实施例提供了一种半导体器件及其制造方法，该半导体器件包括衬底、SiGe外延层、保护层及PMOS栅极，该衬底的表面至少包括一个PMOS区域；SiGe外延层生长于衬底的表面，且位于PMOS区域；保护层覆盖于SiGe外延层的表面；PMOS栅极位于保护层的表面。即本申请通过在SiGe外延层的表面生成一保护层，可以在PMOS器件制造过程中，有效保护SiGe外延层表面不被损伤，提高PMOS器件的载流子迁移率，进而提升PMOS器件的电学性能。
- 一种半导体器件以及制备方法-202310104444.9
- 刘靖雄;王桂磊;吴振华;孔真真;张毅文;任宇辉 - 中国科学院微电子研究所;合肥国家实验室
- 2023-01-30 - 2023-04-18 - H01L29/161
- 本发明提供了一种半导体器件以及制备方法，在该半导体器件中，第一缓冲层中第一缓变组分的含量在第一方向上逐渐增加从而逐渐缩小了晶格失配，同时第二缓冲层中第一缓变组分的含量在第一方向上逐渐减小从而给后续生长的外延层提供了张应力，进一步降低了缓冲叠层的表面的粗糙度，两者结合实现了位错容纳，将大部分位错和缺陷限制在缓冲叠层中，相比于现有技术，在衬底上生长该缓冲叠层可以得到更高的驰豫和更低的表面粗糙度，为之后半导体器件形成高质量的外延层提供了基础。
- 具有由碳化硅构成的半导体本体的半导体装置-202010167059.5
- H-J.舒尔茨;W.博尔格纳;A.R.斯特格纳 - 英飞凌科技股份有限公司
- 2020-03-11 - 2022-08-12 - H01L29/161
- 本公开涉及半导体装置，其具有SiC半导体本体。SiC半导体本体具有第一导电类型的第一半导体区和第二导电类型的第二半导体区。第一半导体区在SiC半导体本体的第一表面上电接触且与第二半导体区构成pn结。第一半导体区和第二半导体区沿垂直于第一表面的垂直方向重叠地布置。第一半导体区具有第一掺杂剂种类和第二掺杂剂种类。第一掺杂剂种类的平均掺杂剂浓度在第一半导体区的与SiC半导体本体的第一表面相邻的第一部分中大于第二掺杂剂种类的平均掺杂剂浓度。第二掺杂剂种类的平均掺杂剂浓度在第一半导体区的与第二半导体区相邻的第二部分中大于第一掺杂剂种类的掺杂剂浓度，其中沿着第一和第二部分的垂直延伸来确定平均掺杂剂浓度。
- 自对准锗硅HBT器件的制造方法-201910098256.3
- 周正良 - 上海华虹宏力半导体制造有限公司
- 2019-01-31 - 2022-03-08 - H01L29/161
- 本发明公开了一种自对准锗硅HBT器件的制造方法，本发明采用非选择性的低温锗硅外延生长，经过多次介质层淀积和回刻，形成抬高的外基区多晶硅侧墙，最终形成发射极多晶硅和基区多晶硅由侧墙隔离的自对准器件；和现有技术相比，用非选择性外延淀积在发射极窗口，回刻去除顶层多晶硅及降低侧面锗硅厚度，再形成内侧墙的工艺方法，这样就省去了使用选择性外延这步相对芯片制造厂较特殊的工艺，更适合量产。
- 制造半导体器件的方法和半导体器件-202110221093.0
- 邱雅文;詹易哲;谭伦光;潘正扬;赵晟博;梁品筑;陈弘耀;余德伟;李益诚 - 台湾积体电路制造股份有限公司
- 2021-02-26 - 2021-08-24 - H01L29/161
- 在一种制造半导体器件的方法中：形成具有从设置在半导体衬底上方的隔离绝缘层凸出的沟道区的鳍部结构；实施清洁操作；以及形成位于沟道区上方的外延半导体层。清洁操作和形成外延半导体层在同一腔室中实施，而不破坏真空。本申请的实施例提供了制造半导体器件的方法和半导体器件。
- 一种硅基锗锡高电子迁移率晶体管-201821596246.X
- 汪巍;方青;涂芝娟;曾友宏;蔡艳;王庆;王书晓;余明斌 - 上海新微科技服务有限公司
- 2018-09-27 - 2019-05-31 - H01L29/161
- 本申请提供一种硅基锗锡高电子迁移率晶体管，该硅基锗锡高电子迁移率晶体管包括：硅基衬底；位于所述硅基衬底上的缓冲层；位于所述缓冲层上的沟道层，所述沟道层为锗锡(GeSn)材料；以及位于所述沟道层上的间隔层，势垒层和盖层，所述间隔层，势垒层和盖层为III‑V族半导体材料，其中，所述间隔层与沟道层的界面形成二维电子气，所述缓冲层厚度大于500nm。根据本实施例,能够提高晶体管的高速性能，并且，GeSn容易与Si基集成电路制造技术集成。
- 半导体器件及其制造方法-201210293525.X
- 马小龙;殷华湘;付作振 - 中国科学院微电子研究所
- 2012-08-16 - 2018-09-14 - H01L29/161
- 本发明公开了一种半导体器件，包括衬底、衬底上的栅极堆叠结构、栅极堆叠结构两侧衬底中的源漏区、衬底中源漏区之间的沟道区，其特征在于：源漏区中的源区包括GeSn合金，并且源区的GeSn合金与沟道区之间可选地还包括隧穿介质层。依照本发明的半导体器件及其制造方法，通过选择性外延或者注入前驱物然后激光快速退火，形成了具有窄带隙的GeSn合金，有效提高了TFET的开态电流，在高性能低功耗应用中具有重要应用前景。
- 具有逆碳分布的低缺陷碳替代单晶硅层-200780044557.3
- 刘孝诚;萨布拉马尼安·伊耶;李金红 - 国际商业机器公司
- 2007-10-10 - 2009-09-30 - H01L29/161
- 形成碳替代单晶硅层易于产生许多缺陷，尤其在高碳浓度时。本发明提供用于提供低缺陷碳替代单晶硅层的结构与方法，甚至对于硅中的碳的高浓度。根据本发明，在碳注入中的主动逆分布减少在固相外延以后所得到的碳替代单晶硅层中的缺陷密度。这致使形成具有压应力与低缺陷密度的半导体结构。当应用在半导体晶体管时，本发明会致使N型场效晶体管经由存在于沟道内的拉应力而具有改善的电子迁移率。
- 碳化硅半导体器件-200680034006.4
- 杉本博司;松野吉德;大塚健一;三上登;黑田研一 - 三菱电机株式会社
- 2006-04-24 - 2008-09-17 - H01L29/161
- 在n－型碳化硅倾斜的衬底(2)的主表面上形成通过外延生长的方法由碳化硅制成的n－型电压阻隔层(3)。在n－型电压阻隔层(3)上形成了当从上方观看时是矩形的p－型碳化硅区域(4)。在p－型碳化硅区域(4)的表面上形成了p－型接触电极(5)。在p－型碳化硅区域(4)中，易于引起雪崩击穿的且与碳化硅晶体(11－20)的平面(14a)平行的p－型碳化硅区域(4)的外围位于短边上。这样，能够提高碳化硅半导体器件的电介质强度。
- 具有硅－锗层的半导体晶片及其制备方法-200610051360.X
- 迪尔克·丹兹;安德烈亚斯·胡贝尔;赖因霍尔德·沃利希 - 硅电子股份公司
- 2006-01-05 - 2006-08-23 - H01L29/161
- 本发明涉及一种半导体晶片，其包括单晶硅层和与该单晶硅层相邻的厚度为d且组成为Si1－xGex的渐变硅－锗层，其中x代表锗的比例，x满足0＜x≤1，此处x的取值随着与所述单晶硅层间距离a的增加而增大，其中在所述渐变硅－锗层表面处的锗的比例x(d)与在所述单晶硅层与所述渐变硅－锗层之间间距的中央处的锗的比例x(d/2)的关系是：x(d/2)＞0.5·x(d)。本发明还涉及对所述半导体晶片的进一步处理，其中将所述半导体晶片的层转移至基底晶片，以及由此制得的半导体晶片。
- 专利分类
