专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果55个,建议您升级VIP下载更多相关专利
  • [发明专利]编译预测模型的生成方法、编译方法-CN202310727037.3在审
  • 蔡炜相;孙亚强;陈麒 - 深圳国微晶锐技术有限公司
  • 2023-06-19 - 2023-09-12 - G06F8/41
  • 本发明公开了一种编译预测模型的生成方法、编译方法,其中编译方法包括:基于不同设计样本的信息进行机器学习,生成预测模型;对目标设计进行编译之前,提取所述目标设计编译前的设计特征输入至所述预测模型中,从输出的编译策略中选择符合用户需求的编译效果的N套编译策略,N≥1;使用N套编译策略对目标设计进行编译,生成对应的编译工程;对编译日志进行实时分析,获取编译过程中的实时设计特征并进行判断;若实时设计特征存在对应的编译困难类型,则选择M套新的编译策略去调整后续至少一个编译步骤的编译策略,M≥1;若实时设计特征对应的编译效果符合用户需求,则按照当前的编译策略继续编译直至编译完成。本发明可显著提升编译效率。
  • 编译预测模型生成方法
  • [发明专利]多FPGA系统间的自动布线方法、仿真方法-CN202310666261.6在审
  • 周立兵;张鸣;孙亚强 - 深圳国微晶锐技术有限公司
  • 2023-06-06 - 2023-08-04 - G06F30/347
  • 本发明公开了一种多FPGA系统间的自动布线方法、仿真方法。其中多FPGA系统间的自动布线方法,包括:获取电路设计分割后的信号信息以及硬件信息,所述硬件信息包括可用的FPGA、FPGA之间的物理连线以及类型,各分时复用通道在不同分时复用比率下的真实延时;基于硬件信息构建待布线的布线图,使得每一个FPGA为布线图中的一个点,FPGA之间的每一条物理连线为布线图中的一条边;根据信号信息依次对每个信号进行布线;并且布线时以真实延时作为各条边的代价,采用最短路径算法进行布线时,寻找最小的代价的路径作为各信号的最短路径。本发明可以有效降低系统延时,提高系统运行频率。
  • fpga系统自动布线方法仿真
  • [发明专利]FPGA设计电路的时钟转换方法、系统-CN202310778592.9在审
  • 凌长师;孙亚强;李艳荣 - 深圳国微晶锐技术有限公司
  • 2023-06-29 - 2023-08-01 - G06F30/343
  • 本发明公开了一种FPGA设计电路的时钟转换方法、系统。其中时钟转换方法,包括:查找对应原时钟信号的门控时钟电路;将每一个门控时钟电路的原寄存器替换为使能控制寄存器模块,以使得对应的门控时钟电路输出的门控时钟信号提前一个时钟周期;在每一个门控时钟电路的输出端均插入边沿检测模块,以生成对应的原时钟信号驱动的寄存器的时钟使能信号,所述时钟使能信号比对应的原时钟信号边沿提前一个时钟周期;再使用相同的驱动时钟信号驱动所有原时序器件、边沿检测模块以及使能控制寄存器模块。本发明通用性强,可以针对所有门级网表电路的门控时钟电路进行转换,转换效率高,且转换后输出波形一致。
  • fpga设计电路时钟转换方法系统
  • [发明专利]多FPGA间的连线分配方法、系统、存储介质及电子设备-CN202310051141.5在审
  • 邵中尉;孙亚强;张吉锋;周思远 - 上海思尔芯技术股份有限公司
  • 2023-02-02 - 2023-05-23 - G06F30/347
  • 本发明涉及的多FPGA间的连线分配方法、系统、存储介质及电子设备。所述多FPGA间的连线分配方法通过获取FPGA间的裸片Die级连接路线以及每条连接路线的互连线数量;遍历所述一对FPGA之间需要传递的信号组,其中所述信号组由多个信号组成;记录每个信号组在所述每条连接路线的路线代价和计算每个信号组的收益值;选择最大收益值所对应的信号组和所述信号组最小路线代价的连接路线;将所述信号组的所有信号根据所述最小路线代价的连接路线进行布线,同时将所述最小路线代价的连接路线的互连线数量减1;重复上述步骤,完成所述FPGA间的所有信号组的所有信号的布线。能够实现在Die level(裸片级)对多FPGA间的信号与连线进行统筹分配。
  • fpga连线分配方法系统存储介质电子设备

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top