“G06F30/394”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果511个，建议您升级VIP下载更多相关专利

[发明专利]一种基于A星优化算法的PCB布线路径寻优方法及系统-CN202310955908.7在审
发明人：邱柯妮;郭权葆;崔天昊;关永;陈旭青 -专利权人：苏州容汇科技有限公司
申请日： 2023-08-01 - 公布日： 2023-10-27 - 主分类号： G06F30/394 文献下载
摘要：本发明公开一种基于A星优化算法的PCB布线路径寻优方法及系统，涉及电子设计自动化软件技术领域。所述方法包括：构建A星优化算法；所述A星优化算法是通过对A星算法的总代价函数进行优化确定的；所述总代价函数包括实际代价优化函数和启发式优化函数；所述实际代价优化函数是通过起始节点、当前节点以及目标节点构建的；所述启发式优化函数是通过引入父节点构建的；所述父节点为当前节点向前追溯所得到的节点；利用所述A星优化算法，在PCB布线模拟环境中进行路径寻优，得到最优布线路径。本发明能够通过对A星算法进行优化，实现缩小A星算法在PCB布线模拟环境中的搜索空间。
一种基于优化算法 pcb 布线路径方法系统

[发明专利]布线方法及装置、计算装置和存储介质-CN202310956530.2在审
发明人：李海博;张亚东;李起宏;陆涛涛 -专利权人：北京华大九天科技股份有限公司
申请日： 2023-08-01 - 公布日： 2023-10-27 - 主分类号： G06F30/394 文献下载
摘要：本发明公开了一种布线方法及装置、计算装置和存储介质。根据本发明实施例的布线方法包括获取接线处的初始布线区域和约束规则；根据所述接线处的初始布线区域和所述约束规则，得到合规布线区域；以及根据所述合规布线区域进行布线，其中，所述合规布线区域位于所述初始布线区域中。根据本发明实施例的布线方法及装置、计算装置和存储介质，能够有效减少设计规则违反。
布线方法装置计算存储介质

[发明专利]一种电网潮流图布线方法及系统-CN202310576126.2在审
发明人：苏运光;陈连杰;高源;司鹏;彭晖;黄昆;许花 -专利权人：国电南瑞科技股份有限公司;国网电力科学研究院有限公司;国网浙江省电力有限公司
申请日： 2023-05-22 - 公布日： 2023-10-27 - 主分类号： G06F30/394 文献下载
摘要：本发明公开了一种电网潮流图布线方法，包括以下步骤：通道划分前先对布局的节点进行网格化，将节点位置移动到距离节点最近的空网格上；计及点图元位置以及边界，生成布线通道；按规则生成路径搜索树；通过对路径搜索树的解析，进而构建线路的可布线路径，选择一条最优路径作为最终布线路径；对所有布线路径进行避让调整，得到最终布线。本发明还公开了一种基于路径生成树的电网潮流图布线系统，包括实现上述步骤的具体模块。本发明有效解决“瓶口”布不通的问题；其次，改线探索法中双向端点出发分别作逃避线为从首端节点出发，末端端点为导向，寻找可布线通道链，提高了搜索路径的效率。
一种电网潮流布线方法系统

[发明专利]基于二阶段学习路径规划的芯片全局布线实现方法-CN202310907381.0在审
发明人：杜星波;严骏驰;王崇华;钟睿哲 -专利权人：上海交通大学
申请日： 2023-07-24 - 公布日： 2023-10-27 - 主分类号： G06F30/3947 文献下载
摘要：一种基于二阶段学习路径规划的芯片全局布线实现方法，在离线阶段构建并训练二阶段学习路径规划模型，在在线阶段，将布线及其引脚以及构造的条纹掩模输入二阶段学习路径规划模型，得到全局布线结果。本发明通过二阶段的学习框架，通过深度生成模型生成枢纽点；并将连接问题转化为RSMT问题，实现枢纽点和引脚的连接，确保所生成的全局布线的连通性，从而不需要更加耗时的后处理搜索，能够将PRNet生成路径的连通率从78％提升到100％，且线长率从1.008降低到1.004，且推断时间节省约50％。
基于阶段学习路径规划芯片全局布线实现方法

[发明专利]模拟IC布局布线协同的数据集构建方法及版图生成方法-CN202310873176.7在审
发明人：尹勇;张勇;贾博文;徐宁 -专利权人：武汉理工大学
申请日： 2023-07-14 - 公布日： 2023-10-24 - 主分类号： G06F30/394 文献下载
摘要：本发明公开了一种模拟IC布局布线协同的数据集构建方法及版图生成方法，数据集构建方法包括：1)模拟IC的GDSII版图解析文件中器件或匹配块的位置信息和实际尺寸的提取与计算；根据模拟IC的GDSII版图解析文件构成，提取模块定义和引用定义的相对坐标和参考坐标位置信息，并计算得到对应器件或匹配块的绝对坐标和实际尺寸；包括：模块定义部分相对坐标信息提取；引用定义部分参考坐标提取；绝对坐标与实际尺寸计算；2)网表数据匹配自动标注；通过与网表文件的器件关联，完成对网表中器件或匹配块的位置信息和实际尺寸信息标注，实现模拟IC布局布线协同的数据集构建。本发明避免了人工标注数据集的精力消耗与不同工作人员标注数据集的差异与错误。
模拟 ic 布局布线协同数据构建方法版图生成

[发明专利]一种传输线设置方法、装置、设备及介质-CN202311206599.X在审
发明人：李楠;李岩 -专利权人：浪潮（山东）计算机科技有限公司
申请日： 2023-09-19 - 公布日： 2023-10-24 - 主分类号： G06F30/394 文献下载
摘要：本申请公开了一种传输线设置方法、装置、设备及介质，涉及传输线领域，方法包括：在印刷电路板图的球栅阵列封装区域中创建第一仿真传输线和第二仿真传输线，基于均不添加目标铜片的第一仿真传输线和均已添加所述目标铜片的第二仿真传输线将每个目标铜片造成的铜片传输时延等价为相应长度的目标传输线，并通过在常规走线区域增加传输线的方式使得任意两条仿真传输线分别对应的实际传输线长度和对应的所有目标铜片的总虚拟传输线长度和之相等，通过长度相等使得任意两条仿真传输线的时延等长。
一种传输线设置方法装置设备介质

[发明专利]芯片设计的布线规划方法及相关设备-CN202311183015.1在审
发明人：袁晓林;周亮 -专利权人：芯行纪科技有限公司
申请日： 2023-09-14 - 公布日： 2023-10-20 - 主分类号： G06F30/3947 文献下载
摘要：本申请提供的一种芯片设计的布线规划方法及相关设备，该方法包括：获取芯片设计版图；确定所述芯片设计版图中任一层绕线层的全部绕线轨道，为每条所述绕线轨道进行第一值的赋值；根据所述芯片设计版图，确定所述任一层绕线层中的至少一个绕线障碍物在所述任一层绕线层的位置；响应于所述位置至少部分覆盖任一条所述绕线轨道，将该绕线轨道对应的赋值调整为第二值；对赋值为所述第二值的绕线轨道进行统计，输出统计结果，以根据所述统计结果对芯片设计的布线进行规划。
芯片设计布线规划方法相关设备

[发明专利]布线方法、装置、终端及存储介质-CN202211431452.6有效
发明人：许荣峰;卢萧;易春来;林哲民 -专利权人：深圳市奇普乐芯片技术有限公司;上海奇普乐芯片科技有限公司
申请日： 2022-11-14 - 公布日： 2023-10-20 - 主分类号： G06F30/394 文献下载
摘要：本申请公开了一种布线方法、装置、终端及存储介质，方法包括：在第一显示界面设置m个目标芯片和中介层中的n个元件模块中的引脚的网表名称和布线类型，响应于第一显示界面中的目标控件执行的触发操作，在目标显示界面显示依据引脚网表名称和布线类型所生成的布线图。本发明通过自动识别引脚的网表名称和信号类型，来确定各个引脚的连接关系，从而在目标显示界面直接基于引脚间的连接关系显示对应的布线图，实现了芯片与中介层之间的自动连接，提高了布线效率。此外，本发明还通过设置不同引脚的网表名称和信号类型，从而针对不同的引脚的网表名称和信号类型生成不同的布线图，以使芯片与中介层间的布线清晰化，提高用户体验度。
布线方法装置终端存储介质

[实用新型]一种高速信号线的优化结构-CN202321093069.4有效
发明人：明睿;王灿钟 -专利权人：深圳市一博科技股份有限公司
申请日： 2023-05-09 - 公布日： 2023-10-20 - 主分类号： G06F30/394 文献下载
摘要：本实用新型公开了一种高速信号线的优化结构，两段宽度不同的高速信号线图形之间设置过渡信号线图形，高速信号线图形的宽度大于过渡信号线图形的宽度，过渡信号线图形与高速信号线图形之间设置过渡图形，过渡图形为第一弧线、高速信号线图形内切矩形的边缘线、第二弧线及过渡信号线图形中轴线的垂直线首尾连接形成的包围图形，过渡图形的宽度自靠近高速信号线图形的一端指向自身主体方向均匀变化。本实用新型提供一种高速信号线的优化结构，在两段宽度不同的高速信号线图形之间设置一段用于线宽过渡的过渡信号线，从而使得高速信号线与过渡信号线之间的线宽变化均匀，走线阻抗数值不发生突变。
一种高速信号线优化结构

[实用新型]一种渐近线结构-CN202321103827.6有效
发明人：吴均;明睿 -专利权人：深圳市一博科技股份有限公司
申请日： 2023-05-09 - 公布日： 2023-10-20 - 主分类号： G06F30/394 文献下载
摘要：本实用新型公开了一种渐近线结构，包括第一高速信号线图形与第二高速信号线图形，第一高速信号线图形与第二高速信号线图形之间设置渐近线图形，渐近线图形的宽度自第一高速信号线端向第二高速信号线端均匀递减，第一高速信号线图形的中轴线与第二高速信号线图形的中轴线处于同一直线上，渐近线图形呈梯形结构；或者，包括第一高速信号线图形与第二高速信号线图形，第一高速信号线图形与第二高速信号线图形之间设置渐近线图形，渐近线图形的宽度自第一高速信号线端向第二高速信号线端均匀递减，第一高速信号线图形的中轴线与第二高速信号线图形的中轴线垂直，渐近线图形的边缘为两条平滑的曲线。
一种渐近线结构

[发明专利]处理PCB板上半导体元器件的协和效应的方法、系统和模型-CN202310730218.1在审
发明人：钟媚青;孟萃;刘以农;张茂兴;冯博伦 -专利权人：清华大学
申请日： 2023-06-19 - 公布日： 2023-10-17 - 主分类号： G06F30/394 文献下载
摘要：本申请公开了一种处理PCB板上半导体元器件的协和效应的方法、系统和模型，通过本申请预先获知了PCB板上的半导体元器件在瞬时电离辐射和电磁脉冲复合环境下的协和效应，为PCB板上的半导体元器件的防护设计提供了参考，使得PCB板上的半导体元器件得到了更好的防护。
处理 pcb 上半导体元器件协和效应方法系统模型

[发明专利]一种FPGA的布线方法及装置-CN202310761423.4在审
发明人：李海波;闵祥伟;王兴刚;魏山菊;王铜铜;范召;宋国民 -专利权人：广东高云半导体科技股份有限公司
申请日： 2023-06-25 - 公布日： 2023-10-17 - 主分类号： G06F30/394 文献下载
摘要：一种FPGA的布线方法及装置，包括：对待布线FPGA器件中每种类型的布线节点，获取该类型布线节点与其他类型布线节点之间的连接规则信息作为该类型布线节点的布线规则信息；利用所有类型布线节点的布线规则信息和经过布局的网表中逻辑资源的位置信息对所述经过布局的网表中具有连接关系的逻辑资源进行FPGA布线。本申请实施例通过每种类型的布线节点对应的连接规则信息就能实现对经过布局的网表中具有连接关系的逻辑资源进行FPGA布线，从而避免了建立布线资源有向图，节省了因布线资源有向图的建立带来的内存开销，并且提高了FPGA软件开发工具的迭代速度和对大规模FPGA器件支持的持续可扩展性。
一种 fpga 布线方法装置

[发明专利]一种传播式分割方法及装置、电子设备、介质-CN202310925883.6在审
发明人：邵中尉;孙亚强;张吉锋;周思远 -专利权人：上海思尔芯技术股份有限公司
申请日： 2023-07-26 - 公布日： 2023-10-13 - 主分类号： G06F30/394 文献下载
摘要：本申请提供一种传播式分割方法及装置、电子设备、介质，应用于电子设计自动化技术领域，其中传播式分割包括：确定需要进行Die级分割的当前验证芯片；依据波传播方向在当前验证芯片所在的层结构上向后扫描，以获取出第一验证芯片；确定当前验证芯片中的第一目标节点；根据当前验证芯片与第一邻居验证芯片之间的物理互连线，按最短路径策略确定出第一目标节点在当前验证芯片中对应的映射节点位置。通过将FPGA级的初步分割结果细分到Die级进行精确分割，分割位置更合理，更有利于进行资源利用，切割代价更合理和高效，能够提高分割验证整体效率。
一种传播分割方法装置电子设备介质

[发明专利]量子芯片的布线方法、装置、设备、计算机可读存储介质-CN202311149558.1在审
发明人：杨斌;张祥;郭伟贵;刘雪飞 -专利权人：量子科技长三角产业创新中心
申请日： 2023-09-07 - 公布日： 2023-10-13 - 主分类号： G06F30/3947 文献下载
摘要：本发明公开一种量子芯片的布线方法、装置、设备、计算机可读存储介质，涉及量子芯片技术领域，采用蒙特卡洛树模型计算起始接口到对应的第一虚拟引脚之间的最佳连线路径，由于蒙特卡洛树模型可以根据采用以往布线后的布线结果进行数学模型的训练，进行自我学习，得到整体层面上的最优布线结果，实现对二维量子芯片的高效准确自动布线，最大限度提高量子芯片的布线效率；通过第一虚拟引脚的设置，使量子比特内的控制线通过起始接口及第一虚拟引脚与量子芯片的外部引脚连接，由于第一虚拟引脚之间的第一间距不小于预设的最小线间距，保证从起始接口到量子芯片的外部引脚之间的连接线的线间距不小于预设的最小线间距，减少信号串扰等问题出现的概率。
量子芯片布线方法装置设备计算机可读存储介质

[发明专利]一种多人合作的顶层版图布线方法-CN202310823164.3在审
发明人：来佳艳;连瑞;张世康;朱琪;肖培磊 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2023-07-06 - 公布日： 2023-10-10 - 主分类号： G06F30/394 文献下载
摘要：本发明涉及半导体芯片版图设计技术领域，具体涉及一种多人合作的顶层版图布线方法。包括以下步骤：步骤1)：顶层版图设计师创建顶层版图；步骤2)：顶层版图设计师根据布线人数将顶层版图模块按区域分成多个部分；步骤3)：所有版图设计师进行各自分配区域的版图布线；步骤4)：以上布线完成后，释放各自版图权限交由顶层版图设计师进行整体顶层版图的查漏补缺和布线优化。本发明通过多人合作布线方法并利用EDA工具版图设计软件中的LAYOUTXL功能，成倍的缩短了大规模顶层版图的布线周期，大幅度提高了大规模顶层版图设计师的工作效率。
一种合作顶层版图布线方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 511 条