“芯思原微电子有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果17个，建议您升级VIP下载更多相关专利

[发明专利]一种SERDES接收端眼图测量电路-CN202310896295.4在审
发明人：王杰;高挺挺;张强;刘家兵 -专利权人： 芯思原微电子有限公司
申请日： 2023-07-20 - 公布日： 2023-10-24 - 主分类号： G06F30/333 文献下载
摘要：本发明提供一种SERDES接收端眼图测量电路，包括均衡器、时钟数据恢复模块、锁相环和眼图测量模块；均衡器对接入的输入信号进行均衡处理得到均衡信号；均衡信号输入至时钟数据恢复模块恢复出输入信号的数据信息，并将数据信息输入眼图测量模块；锁相环提供初始时钟；眼图测量模块的信号输入端连接均衡器的输出端，眼图测量模块的反馈端连接时钟数据恢复模块的输出端；眼图测量模块对输入信号或均衡信号进行采样以产生观测数据，并将观测数据和数据信息进行按位比对处理后以绘制眼图。本发明可以设定任意码型/输入码流长度，且将时钟数据恢复模块恢复出的数据信息与观测数据进行按位比对处理，从而使重建和绘制出的眼图更加真实。
一种 serdes 接收端眼图测量电路

[发明专利]SoC总线系统的自动生成方法、装置、存储介质和电子设备-CN202310755641.7在审
发明人：武天桥;叶飞;屠庆东 -专利权人： 芯思原微电子有限公司
申请日： 2023-06-21 - 公布日： 2023-09-29 - 主分类号： G06F30/394 文献下载
摘要：本发明提供一种SoC总线系统的自动生成方法、装置、存储介质和电子设备，首先根据SoC的架构信息对表格模板进行配置处理得到表格文件；所述表格模板为待配置SoC架构信息的模板，并配置脚本参数，所述脚本参数至少包括表格路径和校验信息；然后，根据所述脚本参数对所述表格文件进行处理生成总线结构可综合代码及其约束文件；最后，执行所述总线结构可综合代码及其约束文件自动生成SoC总线系统。通过配置直观、不易出错的表格文件，能够自动生成相应的定制化代码即总线结构可综合化代码及其约束文件，从而大大降低了手工设计所需要的大量的设计时间，助力设计功能迭代，极大提升了设计效率。
soc 总线系统自动生成方法装置存储介质电子设备

[发明专利]一种RTL级同步器仿真模型及其使用方法-CN202310900868.6在审
发明人：王杰;高挺挺 -专利权人： 芯思原微电子有限公司
申请日： 2023-07-20 - 公布日： 2023-09-15 - 主分类号： G06F30/30 文献下载
摘要：本发明提供一种RTL级同步器仿真模型及其使用方法，至少包括异步采样模块、第一级触发器和第二级触发器；异步采样模块的输入端连接异步信号和第一级触发器的输出端，异步采样模块的输出端连接第一级触发器的输入端，第一级触发器的输出端连接第二级触发器的输入端，第二级触发器输出同步信号；异步采样模块的时钟端、第一级触发器的时钟端和第二级触发器的时钟端连接同步时钟信号；异步采样模块监控异步信号，用于在异步信号发生改变时产生选择信号，并根据选择信号模拟第一级触发器遇到亚稳态后对异步信号是否有采样随机丢失的行为。本发明的RTL级同步器仿真模型更加贴近真实的同步电路情况，能够帮助设计者在芯片设计早期发现跨时钟域设计的问题。
一种 rtl 同步器仿真模型及其使用方法

[发明专利]时间数字转换系统-CN202210066222.8有效
发明人：杨灿美;陈林林;李文嘉 -专利权人： 芯思原微电子有限公司
申请日： 2022-01-20 - 公布日： 2023-09-12 - 主分类号： G04F10/00 文献下载
摘要：本发明提供一种时间数字转换系统，至少包括延时模块、量化模块及数据处理模块；延时模块包括级联的粗延时锁相环和细延时锁相环，量化模块包括一路起始信号量化单元和至少一路终止信号量化单元，起始信号量化单元和终止信号量化单元的电路结构相同，均包括一级初量化电路、二级粗量化电路、同步电路和三级细量化电路。通过本发明提供的时间数字转换系统，解决了现有采用FPGA实现TDC时，因FPGA的本征延时大导致难以达到10皮秒量级精度的问题。
时间数字转换系统

[实用新型]一种USB3.0PHY芯片验证测试板-CN202320977604.6有效
发明人：费勤顺 -专利权人： 芯思原微电子有限公司
申请日： 2023-04-26 - 公布日： 2023-09-08 - 主分类号： G01R31/28 文献下载
摘要：本实用新型涉及USB3.0测试，具体涉及一种USB3.0PHY芯片验证测试板，主控制器，对FPGA芯片和USB3.0PHY芯片验证平台进行控制，并接收USB3.0PHY芯片验证平台反馈的测试数据；FPGA芯片，用于对USB3.0PHY芯片验证平台的功能进行验证测试；USB3.0PHY芯片验证平台，搭载USB3.0PHY芯片，与FPGA芯片进行交互通信，对USB3.0PHY芯片进行配置，同时对USB3.0PHY芯片进行Debug调试，并向主控制器发送测试数据；本实用新型提供的技术方案能够有效克服现有技术所存在的验证测试成本较高，以及难以充分满足用户验证测试要求的缺陷。
一种 usb3 phy 芯片验证测试

[发明专利]低功耗系统、微控制器、芯片及控制方法-CN202310614283.8在审
发明人：屠庆东;高挺挺 -专利权人： 芯思原微电子有限公司
申请日： 2023-05-24 - 公布日： 2023-09-05 - 主分类号： G05F1/56 文献下载
摘要：本发明提供一种低功耗系统、微控制器、芯片及控制方法，包括：第一开关模块、常开GPIO模块、可关断GPIO模块、电源转换器、第二开关模块、常开功能模块及可关断功能模块；第一开关模块设于外部电源与可关断GPIO模块之间，基于第一开关控制信号控制可关断GPIO模块得电或断电；常开GPIO模块以及电源转换器连接外部电源；第二开关模块设于电源转换器与可关断功能模块之间，基于第二开关控制信号控制可关断功能模块得电或断电；常开功能模块连接电源转换器，并产生第一开关控制信号及第二开关控制信号。本发明根据功耗器件的不同功能，区别了可关断的电路和必须常开的电路，进而选择性的断开可关断电路，实现系统功耗在25℃下维持在3uA～4uA。
功耗系统控制器芯片控制方法

[发明专利]一种CAN总线的波特率自适应检测方法和系统-CN202310808802.4在审
发明人：叶飞;伍能举 -专利权人： 芯思原微电子有限公司
申请日： 2023-06-30 - 公布日： 2023-08-22 - 主分类号： H04L43/08 文献下载
摘要：本发明提供一种CAN总线的波特率自适应检测方法和系统，CAN总线的波特率自适应检测方法至少包括如下步骤：首先多次采样CAN总线的CAN数据帧，并对每次CAN数据帧进行处理得到有效脉宽数据；然后对所有有效脉宽数据进行计算得到最大公约数；最后基于所有最大公约数和预存波特率表确定最终波特率值。本发明能够准确检测CAN总线的波特率，从而确保CAN总线系统中数据传输的可靠性。本发明的CAN总线的波特率自适应检测系统通过硬件电路和软件功能模块的相互结合，提高了检测CAN总线的波特率的准确性，进而能够使基于波特率数据传输更加可靠，CAN总线系统的性能更好。
一种 can 总线波特率自适应检测方法系统

[实用新型]低功耗系统、微控制器及芯片-CN202321322088.X有效
发明人：屠庆东;高挺挺 -专利权人： 芯思原微电子有限公司
申请日： 2023-05-24 - 公布日： 2023-08-22 - 主分类号： G05F1/56 文献下载
摘要：本实用新型提供一种低功耗系统、微控制器以及芯片，包括：第一开关模块、常开GPIO模块、可关断GPIO模块、电源转换器、第二开关模块、常开功能模块及可关断功能模块；第一开关模块设于外部电源与可关断GPIO模块之间，基于第一开关控制信号控制可关断GPIO模块得电或断电；常开GPIO模块以及电源转换器连接外部电源；第二开关模块设于电源转换器与可关断功能模块之间，基于第二开关控制信号控制可关断功能模块得电或断电；常开功能模块连接电源转换器，并产生第一开关控制信号及第二开关控制信号。本实用新型根据功耗器件的不同功能，区别了可关断的电路和必须常开的电路，进而选择性的断开可关断电路，实现系统功耗在25℃下维持在3uA～4uA。
功耗系统控制器芯片

[发明专利]低功耗系统、低功耗管理模块、方法及芯片-CN202310491231.6在审
发明人：高挺挺;屠庆东 -专利权人： 芯思原微电子有限公司
申请日： 2023-04-28 - 公布日： 2023-08-04 - 主分类号： G06F1/3287 文献下载
摘要：本发明提供一种低功耗系统、低功耗管理模块、方法及芯片，包括：N个电源控制单元及(N‑1)个隔离单元，第一电源控制单元及各隔离单元设置于不可关断电源域内，第二至第N电源控制单元设置于第一可关断电源域内，N为大于等于2的自然数；其中，第二至第N电源控制单元的输出端分别对应连接各隔离单元的输入端，各隔离单元的输出信号分别控制第二至第N可关断电源域；第一电源控制单元的输出信号控制第一可关断电源域，并为各隔离单元提供隔离控制信号。本发明大大减少了芯片最低功耗工作场景的功耗；可配置任意数量的电源控制单元，移植和修改方便，灵活性大；单个电源控制单元包含硬件和软件两种实现方式，综合了两种方式的优点。
功耗系统管理模块方法芯片

[发明专利]一种CML结构的驱动电路和驱动方法-CN202110495461.0有效
发明人：徐希 -专利权人： 芯思原微电子有限公司
申请日： 2021-05-07 - 公布日： 2023-05-26 - 主分类号： H03K19/0185 文献下载
摘要：本发明提供一种CML结构的驱动电路和驱动方法，通过输入电压控制开关管的漏电流或通过外部电流源提供大小等于保护管的亚阈值漏电流的电流，来消除输出电压电平切换时由保护管的亚阈值漏电流带来的码间干扰；本发明仅通过控制输入电压大小或通过增加额外的电流源来消除码间干扰，不需要额外增加电路组成或仅需增加额外电流源，从而电路结构简单，成本较低。
一种 cml 结构驱动电路方法

[发明专利]采样器偏差消除方法、电路、判决反馈电路及接收装置-CN202110314629.3有效
发明人：王杰 -专利权人： 芯思原微电子有限公司
申请日： 2021-03-24 - 公布日： 2023-04-07 - 主分类号： H03M1/00 文献下载
摘要：本发明提供一种采样器偏差消除方法和电路，先将所述采样器的第一输入端设置为共模电压；然后通过数字控制逻辑模块不断根据数字码变化量来逐次调整数字码，直到采样器的输出状态发生变化，此时数字码为粗略偏差值；再基于粗略偏差值，调整数字码，确定精确偏差值；最后将采样器第二输入端设置为精确偏差值对应的补偿电压，以消除采样器的偏差，第一输入端设置为数据通路；本发明还提供一种判决反馈电路和接收装置；本方案不用遍历所有偏差校准电压的档位，较大程度地提升扫描效率；电路结构简单，有利于芯片的集成化设计。
采样偏差消除方法电路判决反馈接收装置

[发明专利]模拟信号均衡质量检测方法-CN202110617449.2有效
发明人：徐希 -专利权人： 芯思原微电子有限公司
申请日： 2021-05-27 - 公布日： 2022-07-15 - 主分类号： G01R31/00 文献下载
摘要：本发明公开了一种模拟信号均衡质量检测方法，包括：获取模拟前端输出的待测模拟信号；将待测模拟信号进行高频率衰减得到低通信号，并将待测模拟信号进行低频率衰减得到高通信号；将低通信号输入峰值检测电路得到第一峰值电压，并将高通信号输入峰值检测电路得到第二峰值电压；基于第一峰值电压和第二峰值电压获取均衡质量参数；将均衡质量参数输入模拟前端。本发明方法人为的将模拟前端输出的信号进行衰减，之后检测出衰减后信号高低频通路各自偶现的最高峰值电压，将检测到的最高峰值电压进行修整，并将修整后的最高峰值电压进行比较产生模拟控制信号。即该方法不仅可以解决模拟自适应的信号质量量化问题，还具有准确度高，适用范围更广等优点。
模拟信号均衡质量检测方法

[发明专利]一种粗延时锁相环电路和延时控制电路-CN202210156529.7在审
发明人：杨灿美;李文嘉 -专利权人： 芯思原微电子有限公司
申请日： 2022-02-21 - 公布日： 2022-05-31 - 主分类号： H03L7/081 文献下载
摘要：本发明提供一种粗延时锁相环电路和延时控制电路，延时控制电路包括粗延时锁相环电路，粗延时锁相环电路包括鉴频鉴相器、第一延时模块、延时链路模块、电荷泵和控制模块；第一延时模块的信号输入端连接参考频率，第一延时模块在所述电荷泵输出的控制电压作用下，输出第一延时信号和第二延时信号；延时链路模块在电荷泵输出的控制电压作用下，将第一延时信号进行再延时输出得到延时反馈信号；控制模块根据所述电源电压信号和使能信号产生控制鉴频鉴相器的使能控制信号；基于使能控制信号的控制作用，鉴频鉴相器根据第二延时信号和延时反馈信号输出相位差信号；电荷泵根据相位差信号得到所述控制电压。本发明能够准确的控制延时范围。
一种延时锁相环电路控制电路

[发明专利]一种双通道数控延时芯片-CN202210156536.7在审
发明人：杨灿美;李文嘉 -专利权人： 芯思原微电子有限公司
申请日： 2022-02-21 - 公布日： 2022-05-31 - 主分类号： H03L7/081 文献下载
摘要：本发明提供一种双通道数控延时芯片包括延时控制电路、双延时通道和数字控制电路；延时控制电路的粗延时控制模块接入参考时钟，其时钟输出端输出时钟信号，其信号输出端输出第一控制电压；延时控制电路的细延时控制模块基于时钟信号输出第二控制电压；数字控制电路产生模式控制指令和延时控制指令；双延时通道电连接延时控制电路和数字控制电路；双延时通道包括两个延时通道，支持双延时模式和扩展延时模式；双延时通道基于模式控制指令使双通道数字延时控制芯片工作在双延时模式或扩展延时模式；双延时通道基于第一控制电压和第二控制电压执行延时控制指令，使差分信号经过双延时通道的延时后输出高速信号。本发明能够准确的控制延时大小。
一种双通道数控延时芯片

[发明专利]细延时锁相环电路和延时控制电路-CN202210157564.0在审
发明人：杨灿美;李文嘉 -专利权人： 芯思原微电子有限公司
申请日： 2022-02-21 - 公布日： 2022-05-31 - 主分类号： H03L7/081 文献下载
摘要：本发明提供一种细延时锁相环电路和延时控制电路，延时控制电路包括细延时锁相环电路，细延时锁相环电路包括延时链路模块、鉴频鉴相器、电荷泵和控制模块，延时链路模块的第一延时支路在电荷泵输出的控制电压作用下，对上升沿信号进行延时控制输出第一延时信号、第二延时支路在电荷泵输出的控制电压作用下，用于对下降沿信号进行延时控制输出第二延时信号；控制模块根据电源电压信号和使能信号产生控制鉴频鉴相器的使能控制信号使鉴频鉴相器根据所述第二延时信号和所述延时反馈信号输出相位差信号；所述电荷泵根据所述相位差信号得到所述控制电压。本发明能够实现对延时精度的精准控制。
延时锁相环电路控制电路

1
2
下一页»
尾页
共 17 条