[发明专利]用于制造显示设备的装置在审
| 申请号： | 202011221772.X | 申请日： | 2020-11-05 |
| 公开（公告）号： | CN113078059A | 公开（公告）日： | 2021-07-06 |
| 发明（设计）人： | 姜延姝;金相勳 | 申请（专利权）人： | 三星显示有限公司 |
| 主分类号： | H01L21/32 | 分类号： | H01L21/32 |
| 代理公司： | 北京英赛嘉华知识产权代理有限责任公司 11204 | 代理人： | 王达佐;刘铮 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请涉及用于制造显示设备的装置。在用于制造显示设备的装置中，装置具有掩模组装件，掩模组装件包括：掩模框，包括开口；多个第一支承件，多个第一支承件在掩模框上彼此间隔开，并且各自包括在第一方向上与开口交叉的第一中央部分和在与第一方向交叉的方向上从第一中央部分突出的第一突出部；多个第二支承件，多个第二支承件在掩模框上彼此间隔开，并且各自包括在与第一方向交叉的第二方向上与开口交叉的第二中央部分和在与第二方向交叉的方向上从第二中央部分突出的第二突出部；以及掩模片，包括多个图案孔并布置在掩模框上方以由多个第一支承件和多个第二支承件支承。 | ||
| 搜索关键词： | 用于 制造 显示 设备 装置 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星显示有限公司，未经三星显示有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202011221772.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 用于改善硅片表面平坦度的方法及系统-202211575366.2
- 郭宇轩 - 西安奕斯伟材料科技股份有限公司
- 2022-12-08 - 2023-10-10 - H01L21/32
- 本公开涉及用于改善硅片表面平坦度的方法及系统，该方法包括：检测硅片表面的平坦度以确定包括与平坦度相关联的最低点的低凹区域的位置；使该表面被覆盖特定材料层并去除特定材料层的与该位置对应的部分；在覆盖有特定材料层的该表面上沉积含硅层以在厚度上补偿低凹区域；以及去除特定材料层的其余部分。通过本公开的方法和系统，实现了对硅片表面平坦度的改善。
- 一种图案化金属氧化物层的制备方法-202310696108.8
- 赵俊;吴衍青;邰仁忠 - 中国科学院上海高等研究院
- 2023-06-13 - 2023-10-03 - H01L21/32
- 本发明提供一种图案化金属氧化物层的制备方法，包括步骤：S1：在衬底上旋涂一定厚度的PMMA光刻胶；S2：利用电子束或极紫外光刻获得PMMA光刻胶图形；S3：采用原子层沉积进行金属氧化物层的精确厚度沉积，该可沉积厚度的选定条件为，当沉积厚度小于某阈值时，保证只形成PMMA光刻胶渗入金属氧化物所形成的渗透层，而不形成纯的金属氧化物层；S4：再利用电子束或极紫外光刻对全区域进行曝光，以去除所有的PMMA光刻胶以及渗透层，显影，清洗，即得。根据本发明，可制备纳米尺度的精细图案，同时实现了金属氧化物层膜厚的埃级精确控制，还有效减少了由于刻蚀工艺所造成的过刻蚀和界面损伤等影响，提供了一种新的器件加工思路。
- 一种半导体处理用的成膜方法-202211405913.2
- 翁晓升 - 南通捷晶半导体技术有限公司
- 2022-11-10 - 2023-01-31 - H01L21/32
- 本发明公开了一种半导体处理用的成膜方法，包括以下步骤：S1、对半导体基板进行超声波清洗处理；S2、将半导体基板放置在腔室内，对腔室内进行预升温至60‑80℃；S3、对内部进行二次升温处理，同时通入气体将半导体基板上进行初步镀膜处理，本发明的有益效果是：通过加入了一次成膜处理，实现了通过靶材进行加热，并对半导体基板的表面橡胶靶材加热成膜处理，提高了成膜处理的效率，通过加入了二次成膜处理，实现了通入惰性气体的同时，加热的二氧化硅材料对半导体基板表面进行二次覆膜处理，提高了半导体的稳定性。
- 在单个基材上提供不同图案-202210743859.6
- S·西玛萨森德兰;D·萨本库奥格鲁特斯坎;A·帕内里;C·库明斯 - IMEC 非营利协会
- 2022-06-28 - 2022-12-30 - H01L21/32
- 一种用于在单个基材上提供不同图案的方法，所述方法包括执行以下步骤序列至少两次：在关注层(220)上沉积(120)硬掩模(230)，并用预定义图案对硬掩模进行图案化，以在关注层(220)上产生可进入部分；在硬掩模(230)和关注层(220)的可进入部分上旋压(130)玻璃/碳层(240)；将嵌段共聚物(250)旋涂(140)在玻璃/碳层(240)上；将预定义嵌段共聚物图案转移(150)到关注层(220)上，从而获得转移的图案(260)，去除(160)硬掩模；对转移的图案(260)进行填充(170)，然后进行化学机械抛光或回蚀(180)；其中，使用不同的嵌段共聚物图案。
- 超级结器件零层标记制作方法和零层标记结构-202110447809.9
- 赵蕴琦;谷云鹏;马栋;陈正嵘;李晴;倪运春;王岩;谭建兵 - 华虹半导体（无锡）有限公司
- 2021-04-25 - 2022-10-04 - H01L21/32
- 本发明公开了一种超级结器件零层标记制作方法，包括以下步骤：提供衬底；在衬底表面形成超级结结构；从超级结结构上表面，沿垂直衬底上表面方向，向下形成标记槽，标记槽贯穿超级结结构，并深入至衬底内部；在标记槽内形成填充材料层，形成零层标记，该零层标记的深宽比小于0.5。本发明能提升硬掩模版膜层填充能力，使得零层套刻标记/对位标记处PEOX膜层没有空洞，在外延填充后没有发生损坏。既能避免台阶覆盖性较差的硬掩模版造成零层标记损坏，又能避免深沟槽式硬掩模版淀积造成零层标记损坏，能保障对准作业，提高超级结产品对位精度。
- 掩模组件及其制备方法-202210210772.2
- 王丹名;李聪;张帅 - 京东方科技集团股份有限公司;重庆京东方显示技术有限公司
- 2022-03-04 - 2022-06-03 - H01L21/32
- 本公开实施例提供一种掩模组件及其制备方法，其中，该掩模组件包括掩模版，掩模版的周缘设置有夹持槽；夹盖，夹盖的形状与夹持槽的形状适配；掩模版位于夹持槽之外的表面以及夹盖的表面均设置有氧化膜。本公开实施例的技术方案可以避免夹持槽的表面与工艺气体发生反应而生锈或腐蚀，从而避免污染工艺环境。
- 掩模套件-202111246008.2
- 李德重 - 三星显示有限公司
- 2021-10-26 - 2022-05-13 - H01L21/32
- 掩模套件包括掩模框架，所述掩模框架包括单元开孔和沿着单元开孔的外周限定的外框架；和单元掩模，所述单元掩模设置在掩模框架上并且包括聚合物材料。单元掩模包括掩模部分，所述掩模部分包括沉积部分，所述沉积部分对应于掩模框架的单元开孔设置并且包括掩模图案，和非沉积部分，所述非沉积部分从沉积部分延伸；和粘合部分，所述粘合部分与掩模框架的外框架重叠并且从掩模部分延伸。非沉积部分包括非图案部分和图案部分，所述图案部分具有比非图案部分的厚度小的厚度。
- 使用多重图案化过程形成图案化结构的方法和系统-202110986819.X
- 井上尚树;中野竜;山田信哉;土屋真央 - ASMIP私人控股有限公司
- 2021-08-26 - 2022-03-01 - H01L21/32
- 公开了形成适用于多重图案化过程的图案化结构的方法。示例性方法包括通过以下来形成覆盖衬底的层：在前体脉冲周期内向反应室提供前体，在反应物脉冲周期内向反应室提供反应物，在第一等离子体功率周期内施加具有第一频率(例如小于1MHz)的第一等离子体功率，以及可选地，在第二等离子体功率周期内施加具有第二频率的第二等离子体功率，其中第一频率不同于第二频率。
- 掩模组件以及显示装置的制造装置-202110522748.8
- 洪宰敏;權夏乻;卢熙锡;李守珍 - 三星显示有限公司
- 2021-05-13 - 2021-11-30 - H01L21/32
- 本发明公开一种掩模组件以及显示装置的制造装置。本发明的掩模组件包括：掩模框架，包括第一安置面、第二安置面以及第一开口部，其中，所述第二安置面布置为与所述第一安置面有阶梯差；支撑部件，一部分被安置在所述第一安置面，并且将所述第一开口部划分为多个第二开口部；第一掩模，布置在所述支撑部件上，并且包括布置为与所述第二开口部对应的第三开口部；以及第二掩模，一部分被安置在所述第二安置面，并且包括以与所述第三开口部对应的方式排列的多个第四开口部。
- 一种多层干膜制作喷墨头空腔和流道的方法-202110318483.X
- 陆安江;张孝宇 - 苏州印科杰特半导体科技有限公司
- 2021-03-25 - 2021-07-23 - H01L21/32
- 本发明公开了一种多层干膜制作喷墨头空腔和流道的方法，属于半导体加工领域；本发明通过多层干膜来制作喷墨头空腔和流道，首先，选择合适的硅圆片，作业通孔光刻和刻蚀，热板加热状态下贴第一层干膜，再作业光刻，使其形成支撑结构以后再固化，接着加热状态下贴第二层干膜，然后作业光刻，使第二层干膜形成带孔膜，平铺在第一层支撑结构上，从而形成空腔和流道，避免了硅圆片在键合工艺和减薄工艺中的风险，降低加工成本的同时还保证了良率。
- 半导体器件及其制备方法-202110333182.4
- 张权;董金文;华子群 - 长江存储科技有限责任公司
- 2021-03-29 - 2021-07-09 - H01L21/32
- 本发明提供一种半导体器件及其制备方法。制备方法包括：提供半导体器件，其中，所述半导体器件上设有非晶硅层；透过所述非晶硅层识别被所述非晶硅层覆盖的布线以进行曝光对准，图案化所述非晶硅层；在图案化后的所述非晶硅层的侧壁形成间隔层；去除图案化后的所述非晶硅层；以所述间隔层为掩膜刻蚀所述半导体器件。本发明解决了半导体器件的制备时间较长，成本较高的技术问题。
- 用于制造显示设备的装置-202011221772.X
- 姜延姝;金相勳 - 三星显示有限公司
- 2020-11-05 - 2021-07-06 - H01L21/32
- 本申请涉及用于制造显示设备的装置。在用于制造显示设备的装置中，装置具有掩模组装件，掩模组装件包括：掩模框，包括开口；多个第一支承件，多个第一支承件在掩模框上彼此间隔开，并且各自包括在第一方向上与开口交叉的第一中央部分和在与第一方向交叉的方向上从第一中央部分突出的第一突出部；多个第二支承件，多个第二支承件在掩模框上彼此间隔开，并且各自包括在与第一方向交叉的第二方向上与开口交叉的第二中央部分和在与第二方向交叉的方向上从第二中央部分突出的第二突出部；以及掩模片，包括多个图案孔并布置在掩模框上方以由多个第一支承件和多个第二支承件支承。
- 在半导体晶片上制造厚氧化物特征的方法-201880075876.9
- 伊丽莎白·C·斯图尔特;杰弗里·艾伦·韦斯特;托马斯·D·博尼菲尔德;川杰圣;拜伦·洛弗尔·威廉斯 - 德州仪器公司
- 2018-12-12 - 2020-07-10 - H01L21/32
- 在半导体晶片上制造厚氧化物特征的方法(400)包含形成(405)具有至少六微米厚度的氧化物层且在所述氧化物层上沉积(410)光致抗蚀剂层。所述氧化物层在给定蚀刻剂的情况下具有第一蚀刻速率X，所述光致抗蚀剂层在所述给定蚀刻剂的情况下具有第二蚀刻速率Y，其中X:Y的比率小于4:1。在蚀刻所述光致抗蚀剂层和所述氧化物层之前，用灰度掩模图案化(415)所述光致抗蚀剂层，所述灰度掩模产生具有与水平线形成小于或等于10度的角度(a)的侧壁的光致抗蚀剂层。
- 一种制作半导体器件的方法-201310451411.8
- 舒强;郝静安 - 中芯国际集成电路制造（上海）有限公司
- 2013-09-27 - 2018-07-20 - H01L21/32
- 本发明涉及一种制作半导体器件的方法，包括：提供半导体衬底；在所述半导体衬底上形成前置层；在所述前置层上依次形成薄氧化物层和高蚀刻率底部抗反射涂层；在所述高蚀刻率底部抗反射涂层上形成图案化的光刻胶层；根据所述图案化的光刻胶层刻蚀所述高蚀刻率底部抗反射涂层，以形成露出所述薄氧化物层的开口；去除所述图案化的光刻胶层；去除露出的所述薄氧化物层。在本发明的半导体器件的制作工艺中，使用高蚀刻率底部抗反射涂层和薄氧化物层形成在基底上，解决了在进行注入光刻工艺时基底的反射的问题，以及避免了对前置层和基底损伤的问题，以提高器件的性能。
- 基板处理用加热装置及具备此的基板液处理装置-201580041687.6
- 郑光逸;李炳垂;柳柱馨 - 杰宜斯科技有限公司
- 2015-08-28 - 2017-04-19 - H01L21/32
- 本发明涉及为了处理基板而加热基板的基板处理用加热装置及具备此的基板液处理装置，包括加热器部，形成为具有大于基板的处理面大小的相对面而加热基板；及灯部，具备彼此相邻地布置于加热器部的相对面的多个灯单元。本发明的效果在于，使加热器部的相对面形成为大于基板的处理面大小，使多个灯单元彼此相邻地布置于相对面，均匀地维持基板的处理面上的加热温度，能够防止对基板处理面的不均匀的处理，能够提高基板的处理效率。
- CMP研磨液和研磨方法-201080022988.1
- 金丸真美子;岛田友和;筱田隆 - 日立化成工业株式会社
- 2010-08-16 - 2012-05-09 - H01L21/32
- 本发明涉及一种CMP研磨液，所述研磨液含有介质和分散在所述介质中作为磨粒的二氧化硅粒子，其中，(A1)所述二氧化硅粒子的硅烷醇基密度为5.0个/nm2以下，(B1)从利用扫描型电子显微镜观察所述二氧化硅粒子的图像中选择任意的20个粒子时的二轴平均一次粒径为25～55nm，(C1)所述二氧化硅粒子的缔合度为1.1以上。由此，可提供阻挡膜的研磨速度高、并且磨粒的分散稳定性良好、能够高速研磨层间绝缘膜的CMP研磨液，以及提供微细化、薄膜化、尺寸精度、电特性优异、可靠性高且低成本的半导体基板等的制造中的研磨方法。
- 制造半导体器件的方法和掩模-201010279145.1
- 别宫史浩 - 瑞萨电子株式会社
- 2010-09-08 - 2011-04-20 - H01L21/32
- 本发明提供一种制造半导体器件的方法和掩模。在保护绝缘膜上形成感光性树脂膜。接着，通过对所述感光性树脂膜进行曝光和显影，沿着第一直线、在所述保护绝缘膜上形成多个凸块核心。接着，通过在多个凸块核心、多个电极焊盘和保护绝缘膜上选择性地形成导电膜，来形成多个凸块和多个互连，所述多个互连将所述多个凸块中的每个连接到所述电极焊盘中的任一个。在形成多个凸块核心的步骤中，通过使用多等级掩模只一次性将感光性树脂曝光，在凸块核心的侧面上的与互连接壤的区域被形成为具有比与所述第一直线相交的区域的坡度更缓的坡度。
- 图案形成方法、半导体装置的制造方法以及制造装置-200910006955.7
- 八重樫英民;志村悟 - 东京毅力科创株式会社
- 2009-02-13 - 2009-08-19 - H01L21/32
- 本发明提供一种图案形成方法、半导体装置的制造方法以及制造装置，不需要第2次曝光工序，就能高精度地形成微细的图案，与现有技术相比简化了工序和降低了半导体装置的制造成本。该图案形成方法用于形成成为蚀刻掩膜的图案，包括：形成由光致抗蚀剂构成的第1图案(105)的工序；在第1图案(105)的侧壁部以及顶部形成边界层(106)的工序；覆盖边界层(106)的表面地形成第2掩膜材料层(107)的工序；为了使边界层(106)的顶部露出而除去第2掩膜材料层(107)的一部分的工序；蚀刻边界层(106)并将边界层(106)除去，形成由第2掩膜材料层(107)构成的第2图案的工序；减小第1图案和第2图案的宽度而形成规定宽度的修整工序。
- 采用直写方式形成高分辨率图形的方法-200680016214.1
- 申东仑;辛富建 - LG化学株式会社
- 2006-05-12 - 2008-05-07 - H01L21/32
- 本发明公开了一种形成图形的方法，其包括如下步骤：(a)提供具有部分或全部形成于基板上且由第一材料制成的牺牲层的基板；(b)通过使用直接加工牺牲层形成线条的第一方式在牺牲层上形成不含第一材料且具有第一分辨率或更低线宽的图形沟纹；(c)通过使用第二方式用第二材料填充所述图形沟纹以得到第二分辨率，以在基板上形成第二材料的图形。本发明还公开了一种具有由所述方法形成的预图形的基板。所述形成图形的方法提供了高分辨率的图形，并且该方法很少或不浪费第二材料，从而降低了生产成本。该方法包括将例如激光聚焦能量束的具有高分辨率的第一方式与例如喷墨的具有低分辨率的第二方式结合使用，并提供具有高加工效率的高分辨率的图形。
- 形成高分辨率图形的方法以及具有由该方法形成的预图形的基板-200680016207.1
- 申东仑;金台洙 - LG化学株式会社
- 2006-05-12 - 2008-05-07 - H01L21/32
- 本发明公开了一种形成图形的方法，其包括如下步骤：(a)提供具有部分或全部形成于基板上且由第一材料制成的牺牲层的基板；(b)通过使用第一方式在牺牲层上形成不含第一材料且具有第一分辨率或更低线宽的图形沟纹；(c)通过使用第二方式用第二材料填充所述图形沟纹；及(d)通过照射或加热除去存在于残留的牺牲层中的第一材料，其中，第一材料的阈通量密度小于第二材料的阈通量密度，在步骤(d)中以在第一材料的阈通量密度至第二材料的阈通量密度范围内的剂量除去第一材料，并且由第二材料在所述基板上形成所述图形。本发明还公开了具有由所述方法形成的预图形的基板。所述形成图形的方法提供了高分辨率的图形，并且该方法很少或不浪费第二材料，从而降低了生产成本。该方法包括将例如激光聚焦能量束的具有高分辨率的第一方式与例如喷墨的具有低分辨率的第二方式结合使用，并提供具有高加工效率的高分辨率的图形。
- 沉积多孔膜的方法-200580028245.4
- 麦妍施;罗金诚 - 麦妍施;罗金诚
- 2005-08-16 - 2007-08-08 - H01L21/32
- 本发明提出一种用于沉积多孔氧化硅与掺杂氧化硅膜之方法。该方法使用循环方式，其中每个循环包括先共沉积氧化硅与硅，然后选择性去除该硅以形成多孔结构。在较佳具体实施例中，该共沉积作用系以等离子体强化化学气相沉积法进行。该试剂进料流包括共沉积试剂与选择性硅去除试剂的混合物。使用RF功率调变控制该共沉积作用及该选择性硅去除步骤，后者步骤总是在关闭该RF功率或是将其降至低水准时进行。以此方法可制得具有高度均匀小孔及所需孔率轮廓之多孔膜。该方法有利于形成广泛范围之供半导体集成电路制造用的低k电介质。该方法亦有利于形成用于其它应用之其它多孔膜。
- 金属镶嵌用的堆栈结构、其形成方法及金属镶嵌方法-200510081331.3
- 林经祥;刘志建 - 联华电子股份有限公司
- 2005-06-24 - 2006-12-27 - H01L21/32
- 一种金属镶嵌用的堆栈结构的形成方法，此方法在基底上形成一层掺杂的介电层，再对此介电层进行一处理步骤，使其上表层的掺杂浓度低于上表层以外之处的掺杂浓度，之后，再于介电层上形成一金属硬掩模层。由于介电层的上表层的掺杂浓度低于上表层以外之处的掺杂浓度，因此可以减少其掺杂物和相邻的金属硬掩模层之间的反应。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
